PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-149125

(43) Date of publication of application: 24.05.2002

(51)Int.CI.

G09G 3/36 GO2F 1/133 G09G 3/20 GO9G 3/30 HO4N 5/66

(21)Application number: 2000-343562

(71)Applicant : NEC CORP

(22)Date of filing:

10.11.2000


(72)Inventor: TSUCHI HIROSHI

(54) DATA LINE DRIVING CIRCUIT FOR PANEL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the static power consumption of an output buffer in a data line driving circuit of a panel display device such as a liquid crystal display device.

SOLUTION: The data line driving circuit of the liquid crystal display device is provided with a selection circuit 20 for receiving plural voltages V1-V3 corresponding to the data lines 301-303 from a D-A converter 16 and alternatively outputting them, an analog buffer 22A connected to the output of the selection circuit, a distribution circuit 24 for receiving the outputs of the analog buffer and alternatively distributing them to one corresponding data line, and a pre- charge circuit 26 for pre-charging each data line with VDD or VSS according to at least the most significant bit of digital data in the 1st pre-charge period of each scanning selection period.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-149125

(P2002-149125A)

(43)公開日 平成14年5月24日(2002.5.24)

(51) Int.Cl.7		微 別記号		FΙ			テーマコード(参考)			
G 0 9 G	3/36			G 0	9 G	3/36			2H093	
G02F	1/133	550		G 0	2 F	1/133		550	5 C 0 0 6	
		575						575	5 C 0 5 8	
G09G	3/20	6 1 1		G 0	9 G	3/20		611A	5 C O 8 O	
		623						623D		
			審査請求	未請求	精本	マダイ ファック タイプ グログ グログ グログ グログ グログ グログ グログ グログ グログ グロ	OL	(全 23 頁)	最終頁に続く	
(21)出願番号		特顧2000-343562(P2000-343562)		(71)出顧人 000004237 日本電気株式会社						
(22) 出顧日		平成12年11月10日(2000.11.10)		(72)	発明者	東京都 土 弘 東京都	東京都港区芝五丁目7番1号 土 弘 東京都港区芝五丁目7番1号 日本電気株式会社内			

(74)代理人 100092277

弁理士 越場


最終頁に続く

(54) 【発明の名称】 パネル表示装置のデータ線駆動回路

(57)【要約】 (修正有)

【課題】液晶表示装置のようなバネル表示装置のデータ 線駆動回路における出力バッファの静消費電力を削減す る。

【解決手段】液晶表示装置のデータ線駆動回路は、データ線301から303に対応した複数の電圧V1~V3をD/A変換器16から受けて択一的に出力する選択回路20と、選択回路の出力に接続されたアナログバッファ22Aと、アナログバッファの出力を受けて、対応する1つのデータ線に択一的に分配する分配回路24と、各走査線選択期間の最初のプリチャージ期間において、各データ線を、対応するデジタルデータの少なくとも最上位ビットに従って、VDDまたはVSSに一斉にプリチャージするプリチャーシ回路26を具備する。



【特許請求の範囲】

【請求項1】 パネル表示装置のデータ線駆動回路にお いて、パネル表示装置の多数のデータ線の内の各複数の データ線にそれぞれ対応した複数の電圧を受ける選択手 段と、前記選択手段により択一的に選択された電圧を受 けて出力する、複数のデータ線に共通して設けられたア ナログバッファと、前記アナログバッファの出力を受け て前記複数のデータ線の1つに択一的に分配する分配手 段と、前記多数のデータ線の各々毎に設けられ、対応す るデータ線に対応するデジタルデータの少なくとも最上 10 位ビット信号に従って、対応するデータ線を高駆動電圧 と低駆動電圧の何れか一方にプリチャージするプリチャ ージ手段と、前記選択手段と前記分配手段と前記プリチ ャージ手段とを制御する制御手段とを具備しており、プ リチャージ期間とそれに続く複数の書き込み期間とから なる各走査線選択期間において、前記制御手段は、前記 プリチャージ期間において、前記アナログバッファの出 力を前記複数のデータ線の全てから切り離すように前記 分配手段を制御し、前記プリチャージ手段の全てを動作 させて前記複数のデータ線の全てをプリチャージし、前 20 記複数の書き込み期間において、前記プリチャージ手段 の全てを不動作状態にする一方、前記選択手段と前記分 配手段を制御して、前記複数の書き込み期間の内の第1 の書き込み期間において、前記複数のデータ線の内の第 1のデータ線に対応する電圧を前記アナログバッファに 供給し、前記アナログバッファの出力を前記第1のデー タ線に供給し、前記複数の書き込み期間の内の第2の書 き込み期間において、前記複数のデータ線の内の第2の データ線に対応する電圧を前記アナログバッファに供給 し、前記アナログバッファの出力を前記第2のデータ線 30 に供給することを特徴とするパネル表示装置のデータ線 駆動回路。

【請求項2】 1走査線分のデジタルデータを保持する データラッチと、前記データラッチから1走査線分のデ ジタルデータを受けてD/A変換して、対応するアナロ グ階調電圧を出力する D/A変換器とを更に具備してお り、前記選択手段は、前記D/A変換器から出力され る、前記各複数のデータ線にそれぞれ対応したアナログ 階調電圧を受けて、択一的に選択したアナログ階調電圧 求項1記載のパネル表示装置のデータ線駆動回路。

【請求項3】 1走査線分のデジタルデータを保持する データラッチと、デジタルデータを受けてD/A変換し て、対応するアナログ階調電圧を出力するD/A変換器 とを更に具備しており、前記選択手段は、前記データラ ッチから、前記各複数のデータ線にそれぞれ対応したデ ジタルデータを受けて択一的に前記D/A変換器に出力 し、前記 D/A変換器は、前記選択手段から出力された 前記デジタルデータを受けてD/A変換して、対応する アナログ階調電圧を前記アナログバッファに出力すると 50 走査線分のデジタルデータの2番目のデジタルデータか

とを特徴とする請求項1記載のパネル表示装置のデータ 線駆動回路.

【請求項4】 バネル表示装置のデータ線駆動回路にお いて、1 走査線分のデジタルデータをP個のブロックに 分け(ここで、Pは2以上の整数)、同様に、多数のデ ータ線をP個のブロックに分け、更に、データ線駆動回 路は、前記P個のブロックの各ブロックのデジタルデー タの少なくとも最上位ビット信号を、ブロックごとにラ ッチする第1のデータラッチと、前記P個のブロックの 各ブロックのデジタルデータを、ブロックでとにラッチ する第2のデータラッチと、前記第2のデータラッチか ら出力されるデジタルデータを受けて D/A 変換して、 対応するアナログ階調電圧を出力するD/A変換器と、 前記D/A変換器から出力される前記アナログ階調電圧 を受けて出力する、P個のデータ線に共通して設けられ たアナログバッファと、前記アナログバッファの出力を 受けて前記P個のデータ線の1つに択一的に分配する分 配手段と、前記多数のデータ線の各々毎に設けられ、対 応するデータ線に対応するデジタルデータの少なくとも 最上位ビット信号に従って、対応するデータ線を高駆動 電圧と低駆動電圧の何れか一方にプリチャージするプリ チャージ手段と、前記第1及び第2のデータラッチと前 記分配手段と前記プリチャージ手段とを制御する制御手 段とを具備しており、前記制御手段は、各走査線選択期 間の第1の期間において、前記第1のデータラッチに保 持された前記第1のブロックのデジタルデータの少なく とも最上位ビット信号に従って、前記プリチャージ手段 により、前記第1のブロックのデータ線の各々を髙駆動 電圧と低駆動電圧の何れか一方にプリチャージし、各走 査線選択期間の第2の期間において、前記第2のデータ ラッチに保持された前記第1のブロックのデジタルデー タが前記D/A変換器によりD/A変換され前記アナロ グバッファを介して出力された電圧を、前記分配手段に より、前記第1のブロックのデータ線に供給し、並行し て、前記第1のデータラッチに保持された前記第2のブ ロックのデジタルデータの少なくとも最上位ビット信号 に従って、前記プリチャージ手段により、前記第2のブ ロックのデータ線の各々を高駆動電圧と低駆動電圧の何 れか一方にプリチャージし、各走査線選択期間の第3の を前記アナログバッファに出力することを特徴とする請 40 期間において、前記第2のデータラッチに保持された前 記第2のブロックのデジタルデータが前記D/A変換器 によりD/A変換され前記アナログバッファを介して出 力された電圧を、前記分配手段により、前記第2のブロ ックのデータ線に供給することを特徴とするパネル表示 装置のデータ線駆動回路。

> 【請求項5】 前記1走査線分のデジタルデータのP個 のブロックは、その第1のブロックが前記1走査線分の デジタルデータの1番目のデジタルデータからP個毎の デジタルデータからなり、その第2のブロックが前記1

3

らP個毎のデジタルデータからなり、前記多数のデータ 線のP個のブロックは、その第1のブロックが前記多数 のデータ線の1番目のデータ線からP個毎のデータ線か らなり、その第2のブロックが2番目のデータ線からP 個毎のデータ線からなることを特徴とする請求項4に記 載のパネル表示装置のデータ線駆動回路。

【請求項6】 前記アナログバッファは、電流吸い込み能力の高い第1の駆動回路と電流吐き出し能力の高い第2の駆動回路とを並列して設けてなり、前記高駆動電圧にブリチャージされたデータ線にアナログ階調電圧を出力する場合には、前記第1の駆動回路が動作され、前記低駆動電圧にブリチャージされたデータ線にアナログ階調電圧を出力する場合には、前記第2の駆動回路が動作され、前記第1の駆動回路は不動作状態に維持されることを特徴とする請求項1から5のいずれか1項に記載のバネル表示装置のデータ線駆動回路。

【請求項7】 前記第1の駆動回路は、ゲートとドレイ ンとが互いに接続された第1のPMOSトランジスタ と、前記第1のPMOSトランジスタの前記ゲートにゲー ートが共通接続され、ソースが前記アナログバッファの 出力に接続された第2のPMOSトランジスタと、前記 第1と第2のPMOSトランジスタの共通接続されたゲ ートと前記低駆動電圧との間に接続された第1のスイッ チと、前記第1のPMOSトランジスタの前記ドレイン と前記低駆動電圧との間に接続された第1の定電流源 と、前記アナログバッファの入力と前記第1のPMOS トランジスタのソースとの間に接続された第2のスイッ チと、前記アナログバッファの入力と前記高駆動電圧と の間に接続された第3のスイッチと、前記第2のPMO Sトランジスタのドレインと前記低駆動電圧との間に接 続された第4のスイッチと、前記第2のPMOSトラン ジスタの前記ソースと前記高駆動電圧との間に直列に接 続された第2の定電流源と第5のスイッチとを具備して おり、前記第1の駆動回路が動作するとき、前記第1か ら第5のスイッチの全てが開状態にある状態から、最初 に前記第1のスイッチが閉じられて、前記第1と第2の PMOSトランジスタの共通接続されたゲートを前記低 駆動電圧にプリチャージし、次いで、前記第1のスイッ チを開放した後、前記第2及び第3のスイッチを閉じ、 その後、前記第4及び第5のスイッチを閉じるように、 前記第1から第5のスイッチが制御されることを特徴と する請求項6に記載のバネル表示装置のデータ線駆動回 路。

【請求項8】 前記第2の駆動回路は、ゲートとドレインとが互いに接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタの前記ゲートにゲートが共通接続され、ソースが前記アナログバッファの出力に接続された第2のNMOSトランジスタと、前記第1と第2のNMOSトランジスタの共通接続されたゲ

ートと前記高駆動電圧との間に接続された第6のスイッ チと、前記第1のNMOSトランジスタの前記ドレイン と前記高駆動電圧との間に接続された第3の定電流源 と、前記アナログバッファの入力と前記第1のNMOS トランジスタのソースとの間に接続された第7のスイッ チと、前記アナログバッファの入力と前記低駆動電圧と の間に接続された第8のスイッチと、前記第2のNMO Sトランジスタのドレインと前記高駆動電圧との間に接 続された第9のスイッチと、前記第2のNMOSトラン ジスタの前記ソースと前記低駆動電圧との間に直列に接 続された第4の定電流源と第10のスイッチとを具備し ており、前記第2の駆動回路が動作するとき、前記第6 から第10のスイッチの全てが開状態にある状態から、 最初に前記第6のスイッチが閉じられて、前記第1と第 2のNMOSトランジスタの共通接続されたゲートを前 記髙駆動電圧にプリチャージし、次いで、前記第6のス イッチを開放した後、前記第7及び第8のスイッチを閉 じ、その後、前記第9及び第10のスイッチを閉じるよ うに、前記第6から第10のスイッチが制御されること を特徴とする請求項7に記載のバネル表示装置のデータ 線駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パネル表示装置のデータ線駆動回路に係わるものであり、TFT-LCD(薄膜トランジスタ駆動式液晶ディスプレイ)などの液晶表示装置やアクティブマトリクス駆動有機ELディスプレイに代表されるパネル表示装置を低電力消費で駆動できる、パネル表示装置のデータ線駆動回路に係わるものである。

[0002]

【従来の技術】現在、液晶表示装置は様々な分野で利用されている。液晶表示装置が携帯機器に組み込まれる場合、充電することなく携帯機器が連続して利用できる時間を長くできように、携帯機器の消費電力をできる限り少なくすることが求められ、その一環として、液晶表示装置の消費電力をできる限り少なくすることも求められている。そのために、様々な省電力対策が提案され、あるものは実施されている。

40 【0003】 PDA、携帯ゲーム機器、携帯電話などの手持ち式の携帯機器に組み込まれている液晶表示装置は、表示画面の寸法が比較的小さく、それに伴い、画素数も少ない。小型で画素数も少ないTFT-LCDパネルを駆動する場合、水平走査周波数も低く、TFT-LCDパネルの負荷容量も小さいため、液晶表示装置のデータ線駆動回路の消費電力において出力バッファの静消費電力の占める割合が大きい。

ートが共通接続され、ソースが前記アナログバッファの 【0004】 簡単に説明するならば、TFT-LCD 出力に接続された第2のNMOSトランジスタと、前記 パネルのデータ線駆動回路の消費電力は、TFT-LC 第1と第2のNMOSトランジスタの共通接続されたゲ 50 Dパネルのデータ線を充電するために必要な電力と、デ

6

ータ線駆動回路自体で消費される電力とに分けられる。 小型で画素数も少ないTFT-LCDバネルの場合、データ線の負荷容量も小さいため、データ線を充電するために必要な電力も小さい。その結果、TFT-LCDバネルのデータ線駆動回路の全消費電力の内、データ線駆動回路自体で消費される電力の割合が高く、そして、データ線駆動回路自体で消費される電力の内、出力バッファの静消費電力の占める割合が大きい。同様な問題は、液晶表示装置に限らず、アクティブマトリクス駆動有機ELディスプレイなどの他のバネル表示装置が小型の場10合にも、その階調電圧でデータ線を駆動するデータ線駆動回路において、発生する。

5

【0005】 ここで、従来の液晶表示装置のデータ線駆動回路を見るならば、特開平7-13528号公報及び特開平7-104703号公報は、LCDパネルを時分割駆動することを提案している。しかし、この構成は、LCDパネルと、それとは別体のコラムドライバ回路との間の外部配線数を削減するためのものである。

【0006】 更に、これら公報のデータ線駆動回路 は、指定された駆動電圧にデータ線を駆動する前に、例 20 えばハイレベルに対応する固定電圧に全データ線を一斉 に且つ一旦プリチャージし、その後に、プリチャージさ れた各データ線を、それぞれ指定された駆動電圧まで放 電するように構成されている。これは、データ線の充電 時間よりもデータ線の放電時間の方が短いという認識に 基づくものであり、この手順により、データ線を指定駆 動電圧に駆動する時間を短縮可能であると考えている。 しかし、指定駆動電圧に係りなく全データ線を例えばハ イレベルの固定電圧に一斉にプリチャージするので、指 定駆動電圧がロウレベルに近い場合、プリチャージせず にデータ線を指定駆動電圧に駆動する場合より、指定駆 動電圧に駆動する時間がむしろ長くなる可能性がある。 【0007】 また、特開平7-173506号公報 は、デジタルーアナログ変換器の出力を時分割的にデー タラインに供給することを提案している。しかし、この 構成は、画素数の増大に伴って生じるデータ線駆動回路 全体の大型化を解消するためのものであり、低電力消費 化を目的とするものではない。

【0008】 更に、特開平7-173506号公報は、第2発明として、駆動出力電圧が中間駆動電圧以上 40の場合にはデータ線を最大駆動電圧にブリチャージし、駆動出力電圧が中間駆動電圧以下の場合にはデータ線を最小駆動電圧にブリチャージすることを提案している。しかし、そのようなプリチャージ電圧の選択方法については具体的な開示が全くない。

【0009】 また、特開平11-119741号公報 給し、前記複数の書きは、隣接するデータ線の一方を、最大駆動電圧にプリチャージした後、電流吸い込み能力の高いオペアンプで指定駆動電圧に駆動し、隣接するデータ線の他方を、最小 アナログバッファの出駆動電圧にプリチャージした後、電流吐き出し能力の高 50 ることを特徴とする。

いオペアンプで指定駆動電圧に駆動して、対向電極の電 圧変動を抑制して、表示むらを低減することを提案して いる。この発明では、同一のデータ線は、指定駆動電圧 に係りなく、最大駆動電圧か最小駆動電圧の何れか一方 の固定電圧に常にプリチャージされることになる。

[0010]

【発明が解決しようとする課題】以上挙げた従来例はいずれも、液晶表示装置のデータ線駆動回路における出力バッファの静消費電力を削減することを意図するものではない。このように、液晶表示装置のデータ線駆動回路における出力バッファの静消費電力を削減するでとにより、液晶表示装置の電力消費を削減する液晶表示装置のデータ線駆動回路に従来なかった。 そこで、本発明は、液晶表示装置のようなパネル表示装置のデータ線駆動回路における出力バッファの静消費電力を削減することにより、パネル表示装置を低電力消費で駆動できる、パネル表示装置のデータ線駆動回路を提供せんとするものである。

[0011]

【課題を解決するための手段】本発明の第1の特徴によ るならば、パネル表示装置のデータ線駆動回路は、パネ ル表示装置の多数のデータ線の内の各複数のデータ線に それぞれ対応した複数の電圧を受ける選択手段と、前記 選択手段により択一的に選択された電圧を受けて出力す る、複数のデータ線に共通して設けられたアナログバッ ファと、前記アナログバッファの出力を受けて前記複数 のデータ線の1つに択一的に分配する分配手段と、前記 多数のデータ線の各々毎に設けられ、対応するデータ線 に対応するデジタルデータの少なくとも最上位ビット信 30 号に従って、対応するデータ線を高駆動電圧と低駆動電 圧の何れか一方にプリチャージするプリチャージ手段 と、前記選択手段と前記分配手段と前記プリチャージ手 段とを制御する制御手段とを具備しており、プリチャー ジ期間とそれに続く複数の書き込み期間とからなる各走 査線選択期間において、前記制御手段は、前記プリチャ ージ期間において、前記アナログバッファの出力を前記 複数のデータ線の全てから切り離すように前記分配手段 を制御し、前記プリチャージ手段の全てを動作させて前 記複数のデータ線の全てをプリチャージし、前記複数の 書き込み期間において、前記プリチャージ手段の全てを 不動作状態にする一方、前記選択手段と前記分配手段を 制御して、前記複数の書き込み期間の内の第1の書き込 み期間において、前記複数のデータ線の内の第1のデー タ線に対応する電圧を前記アナログバッファに供給し、 前記アナログバッファの出力を前記第1のデータ線に供 給し、前記複数の書き込み期間の内の第2の書き込み期 間において、前記複数のデータ線の内の第2のデータ線 に対応する電圧を前記アナログバッファに供給し、前記 アナログバッファの出力を前記第2のデータ線に供給す

【0012】 本発明の第2の特徴によるならば、バネ ル表示装置のデータ線駆動回路において、1 走査線分の デジタルデータをP個のブロックに分け(ここで、Pは 2以上の整数)、同様に、多数のデータ線をP個のブロ ックに分け、更に、データ線駆動回路は、前記P個のブ ロックの各ブロックのデジタルデータの少なくとも最上 位ビット信号を、ブロックごとにラッチする第1のデー タラッチと、前記P個のブロックの各ブロックのデジタ ルデータを、ブロックごとにラッチする第2のデータラ ッチと、前記第2のデータラッチから出力されるデジタ 10 ルデータを受けてD/A変換して、対応するアナログ階 調電圧を出力するD/A変換器と、前記D/A変換器か ら出力される前記アナログ階調電圧を受けて出力する、 P個のデータ線に共通して設けられたアナログバッファ と、前記アナログバッファの出力を受けて前記P個のデ ータ線の1つに択一的に分配する分配手段と、前記多数 のデータ線の各々毎に設けられ、対応するデータ線に対 応するデジタルデータの少なくとも最上位ビット信号に 従って、対応するデータ線を高駆動電圧と低駆動電圧の 何れか一方にプリチャージするプリチャージ手段と、前 20 記第1及び第2のデータラッチと前記分配手段と前記プ リチャージ手段とを制御する制御手段とを具備してお り、前記制御手段は、各走査線選択期間の第1の期間に おいて、前記第1のデータラッチに保持された前記第1 のブロックのデジタルデータの少なくとも最上位ビット 信号に従って、前記プリチャージ手段により、前記第1 のブロックのデータ線の各々を髙駆動電圧と低駆動電圧 の何れか一方にプリチャージし、各走査線選択期間の第 2の期間において、前記第2のデータラッチに保持され た前記第1のブロックのデジタルデータが前記D/A変 30 換器によりD/A変換され前記アナログバッファを介し て出力された電圧を、前記分配手段により、前記第1の ブロックのデータ線に供給し、並行して、前記第1のデ ータラッチに保持された前記第2のブロックのデジタル データの最上位ビット信号に従って、前記プリチャージ 手段により、前記第2のブロックのデータ線の各々を高 駆動電圧と低駆動電圧の何れか一方にプリチャージし、 各走査線選択期間の第3の期間において、前記第2のデ ータラッチに保持された前記第2のブロックのデジタル データが前記D/A変換器によりD/A変換され前記ア 40 ナログバッファを介して出力された電圧を、前記分配手 段により、前記第2のブロックのデータ線に供給すると とを特徴とする。

【0013】 前記1走査線分のデジタルデータのP個 のブロックは、例えば、その第1のブロックが前記1走 **査線分のデジタルデータの1番目のデジタルデータから** P個毎のデジタルデータからなり、その第2のブロック が前記1走査線分のデジタルデータの2番目のデジタル データからP個毎のデジタルデータからなり、この場

のブロックが前記多数のデータ線の1番目のデータ線か らP個毎のデータ線からなり、その第2のブロックが2 番目のデータ線からP個毎のデータ線からなる。しか し、デジタルデータとデータ線のP個のブロックへの振 り分け方は、これに限定されることなく、様々な態様が 考えられることは当業者には明らかであろう。

8

[0014]

【作用】本発明によるならば、パネル表示装置の多数の データ線1つ1つ毎にアナログバッファを設ける必要が なくなり、2つのデータ線ごとに1つのアナログバッフ ァを設けるならば、アナログバッファの数を半減すると とができ、3つのデータ線ごとに1つのアナログバッフ ァを設けるならば、アナログバッファの数を1/3に削 減することができる。P本のデータ線ごとに1つのアナ ログバッファを設けるならば、アナログバッファの数を 1/Pに削減することができる。

【0015】 アナログバッファは、動作を維持するた めの定常的なアイドリング電流(静消費電流)を通常必 要とするが、アナログバッファの数を削減することによ り、削減したアナログバッファの静消費電流分だけ消費 電力を削減することができる。それに伴い、所要面積も 削減できる。

【0016】 更に、アナログバッファを、本発明者が 特願平11-145768号において開示したようなデ ータ線駆動回路で構成した場合、アナログバッファ自体 のアイドリング電流を低く抑えても高速動作が可能であ るので、更に低消費電力のアナログバッファを実現する ことができる。

【0017】 更に、階調電圧を出力する前に必ずプリ チャージをする場合、アナログバッファは、1走査線選 択期間内に、プリチャージと階調電圧出力とを行なうこ となる。この動作を複数のデータ線のために時分割で行 なうと、プリチャージも複数回必要になる。しかし、本 発明では、プリチャージと階調電圧出力とを独立させ、 複数のデータ線のために必要なプリチャージを同時に行 い、階調電圧出力のみを時分割で行なうか、又は、ブリ チャージも階調電圧出力も時分割で行なうが、第1のブ ロックのデータ線のプリチャージのみ単独でおこない。 第2のブロック以降のブロックのプリチャージは、その 前のブロックのデータ線への階調電圧出力と並行して同 時に行なう。従って、プリチャージと階調電圧出力とか らなる1データ線駆動を単純に時分割して行なう場合に 比較して、プリチャージ期間も階調電圧出力期間も長く することができる。

【0018】 また、各データ線のプリチャージ電圧 は、当該データ線に書き込むべき出力階調電圧を表すデ ジタルデータの最上位ビット信号と極性信号により決定 される。中央階調より高電位の階調電圧に対しては高駆 動電圧、中央階調より低電位の階調電圧に対しては低駆 合、前記多数のデータ線のP個のブロックは、その第1 50 動電圧である。ただし中央階調電圧が駆動電圧範囲の中 央値から大きくずれている場合には、プリチャージ電圧 が駆動電圧範囲の中央付近となるように上位数ビットの デジタル信号も含めてプリチャージ電圧が決定される。 従って、アナログバッファがアナログ階調電圧を出力す るとき、アナログバッファがデータ線に電荷を供給して 電圧を引き上げる幅およびアナログバッファがデータ線 から電荷を引き抜いて電圧を引き下げる幅は、高駆動電 圧と低駆動電圧との電圧差のほぼ半分以下にできるの で、データ線へのアナログ階調電圧の書き込み時間を短 縮することができる。ここで、駆動電圧は電源電圧範囲 10 を越えることは一般にないので、上記した「高駆動電 圧」と「低駆動電圧」は、通常、電源電圧の最大値VD Dと最小値VSSとなる。しかし、「高駆動電圧」が、 電源電圧の最大値VDDより少し低い電圧でも、「低駆 動電圧」は、電源電圧の最小値VSSより少し高い電圧 でもよい。また、プリチャージ電圧が、電源電圧の最大 値VDDと最小値VSSを含む複数の電圧であってもよ く、この場合にも、最上位ビットを含む上位数ビットの デジタル信号によりプリチャージ電圧を選択する。 [0019]

9

【発明の実施の形態】以下、本発明を液晶表示装置に適 用した実施例を添付図面を参照して説明する。図1は、 本発明によるデータ線駆動回路を実施したコモン反転駆 動式のデータドライバの構成を示すブロック図である。 図1に示すように、TFT-LCD表示装置のための本 発明によるデータ線駆動回路は、クロックCLKを受け てデータをとり込むタイミングを発生するシフトレジス タ10と、シリアルに送られてくるデジタルデータを受 けてシフトレジスタ10のタイミングに応じて順次取り 込むと共に、同様にシフトレジスタ10のタイミングに 30 応じて、取り込んだデータをパラレルに出力するデータ レジスタ12と、データレジスタ12からパラレルに出 力されたデータを受けてラッチするデータラッチ14 と、データラッチ 1 4 からパラレルにデータを受ける D /A変換器16と、そのD/A変換器16に階調電圧を 供給する階調電圧発生回路18とを具備している。

【0020】 更に、データ線駆動回路は、D/A変換器16の出力を受ける選択回路(切替回路)20と、切替回路20の出力を受けるアナログバッファ群22と、そのアナログバッファ群22の出力を受け、TFT-LCDのTFTアレイ(画素アレイ)28のデータ線30i(i=1からK)のそれぞれに接続された分配回路(切替回路)24と、各データ線30iを最大駆動電圧VDDと最小駆動電圧VSSの何れか一方にプリチャージするプリチャージ回路26とを具備している。とこで、データ線30i(i=1からK)は、301、302、303、304、・・・、30Kの順番に配列されている。従って、データ線302は、データ線301とデータ線303とに隣接して位置している。

【0021】 TFT-LCDのTFTアレイ28においては、多数の画素電極が、多数の行と多数の列とに配列されており、各画素電極と対向電極との間に挟まれた液晶により各画素容量32が形成されている。各画素容量32の画素電極は、付属するスイッチングトランジスタ(TFT)34のドレインに接続されている。各行のスイッチングトランジスタ34のゲートは、対応する行選択線36に接続され、各列のスイッチングトランジスタ34のソースは、対応するデータ線(列選択線)30iに接続されている。行選択線36は、行選択ドライバ(不図示)により選択的に駆動される。また対向電極には極性信号POLに応じて反転するコモン電圧Vcomが印加されている。

10

【0022】 次に、選択回路20と、アナログバッファ群22と、分配回路24の構成を、1つのアナログバッファ22Aを例に取り上げて、説明する。

【0023】 図示の実施例においては、D/A変換器 16の出力は、選択回路20において、3つの出力毎に 纏められて、3つのスイッチを介して、アナログバッフ 20 ァ群22内の1つのアナログバッファに択一的に入力さ れる。データ線301に対応するD/A変換器16の出 カV1は、選択回路20内のスイッチ201を介してア ナログバッファ22Aの入力に接続されている。データ 線302に対応するD/A変換器16の出力V2は、ス イッチ202を介して同じアナログバッファ22Aの入 力に接続されている。更に、データ線303に対応する D/A変換器16の出力V3は、スイッチ203を介し て同じアナログバッファ22Aの入力に接続されてい る。例えば、データ線がK本あると仮定すると、データ 線30(3j-2)、データ線30(3j-1)及びデ ータ線30 (3j) に対応するD/A変換器16の3つ の出力が、選択回路20により択一的に1つのアナログ バッファの入力に供給される。ここで、j=1からM (但し、M=K/3であり、K/3が整数でないときに は、K/3の小数点以下を切り上げた整数)である。な お、K/3が整数でないときには、Kより大きい(3j -1)及び/又は(3j)は存在しない。

【0024】 分配回路24においては、アナログバッファ22Aの出力が、スイッチ241を介してデータ線301に接続され、スイッチ242を介してデータ線302に接続され、スイッチ243を介してデータ線303に接続されている。従って、データ線30(3j-2)、データ線30(3j-1)及びデータ線30(3j)に対応するD/A変換器16の3つの出力を選択回路20を介して択一的に受ける1つのアナログバッファの出力は、分配回路24を介して、データ線30(3j-2)、データ線30(3j-1)及びデータ線30(3j)に択一的に分配される。

【0025】 そして、選択回路20のスイッチ群と分 0 配回路24のスイッチ群は、制御回路40によりオンオ

フ制御される。具体的には、スイッチ20(3j-2) とスイッチ24 (3 j-2) (例えば、スイッチ201 とスイッチ241)とが、制御回路40からのスイッチ 制御信号S1により、一緒にオン状態になり、一緒にオ フ状態になるように制御される。そして、スイッチ20 (3j-1)とスイッチ24(3j-1)(例えば、ス イッチ202とスイッチ242)とが、制御回路40か らのスイッチ制御信号S2により、一緒にオン状態にな り、一緒にオフ状態になるように制御される。同様に、 スイッチ20(3j)とスイッチ24(3j)(例え ば、スイッチ203とスイッチ243)とが、制御回路 40からのスイッチ制御信号S3により、一緒にオン状 態になり、一緒にオフ状態になるように制御される。 【0026】 プリチャーシ回路26において、各デー タ線30 i がスイッチ26 i (i=1からK)を介して 最大駆動電圧VDDと最小駆動電圧VSSに択一的に接 続されている。スイッチ26iは、データ線30iを最 大駆動電圧VDDに接続する状態と、データ線30iを 最小駆動電圧VSSに接続する状態と、データ線30i を最大駆動電圧VDDと最小駆動電圧VSSの両方から 20 切り離す状態との3つの状態をとることができる。そし て、各スイッチ26 i は、制御回路40からのプリチャ ージ信号SOと、コモン反転駆動を制御する極性信号P OLと、データラッチ14からD/A変換器16に供給 される各データ線に対応するデジタルデータの最上位ビ ット信号DOi(i=1からK)とにより、制御され る。具体的には、スイッチ26iは、プリチャージ信号 S0がアクティブなとき、デジタルデータの最上位ビッ ト信号DOiと極性信号POLとに従って、データ線3 Oiを最大駆動電圧VDDと最小駆動電圧VSSの何れ 30 かに接続する。スイッチ26iは、プリチャージ信号S 0がインアクティブなとき、デジタルデータの最上位ビ ット信号DOiと極性信号POLとに係りなく、データ 線30iを最大駆動電圧VDDと最小駆動電圧VSSの 両方から切り離す。なお本実施例では、各スイッチ26 iの制御に寄与するデジタルデータが最上位ビット信号 DOiだけの場合について説明するが、最上位ビット信 号DOiを含む上位数ビットにより各スイッチ26iを 制御することも可能である。

【0027】 また、極性信号POLは、階調電圧発生 40 いる場合には、1走査線選択期間は、図2に示すよう 回路18にも供給され、コモン電圧Vcomの反転に応 じて階調電圧全体も反転させる。このようなコモン反転 駆動の制御においては、同じデジタルデータに対しても データ線に出力される電圧値は極性信号により変化す る。液晶表示装置におけるコモン反転駆動自体は、当業 者に周知であるので、極性信号POLを含めてコモン反 転駆動の説明は本明細書では最小限に止める。

【0028】 次に、図1に示すデータ線駆動回路の動 作を図解するタイミングチャートを示す図2を参照し て、図1に示すデータ線駆動回路の動作を説明する。図 50 クティブにし、スイッチ制御信号S1、S2、S3をイ

2は、極性信号POLが「1」(ハイレベル)で非反転 状態の場合におけるアナログバッファの出力電圧と、極 性信号POLが「O」(ローレベル)で反転状態の場合 におけるアナログバッファの出力電圧とを図示している が、最初に、極性信号POLが「1」(ハイレベル)で 非反転状態の場合の動作を説明する。なお極性信号PO Lが「1」(ハイレベル)で非反転状態の場合における コモン電圧Vcomは最小駆動電圧VSSに等しく、極 性信号POLが「O」(ローレベル)で反転状態の場合 10 におけるコモン電圧Vcomは最大駆動電圧VDDに等 しいとする。

12

[0029] 1 走査線(ゲート線)選択期間に出力す る全データが、データレジスタ12からデータラッチ1 4に送られてラッチされ、そのラッチされている1走査 線分のK個のデジタルデータが、階調電圧発生回路18 から階調電圧を受けるD/A変換器16において、K個 のアナログ電圧Vi(i=1からK)に変換される。極 性信号POLが「1」(ハイレベル)で、コモン反転駆 動が非反転状態の場合、階調電圧発生回路18は、デジ タルデータの最小値が最小駆動電圧VSSに対応し、デ ジタルデータの最大値が最大駆動電圧VDDに対応する ような階調電圧をD/A変換器16に出力する。従っ て、図2に示すように、デジタルデータの最上位ビット が「1」の場合、例えばD01=1の場合、アナログ電 圧V1は、中間電圧Vm以上の高い電圧となり、デジタ ルデータの最上位ビットが「O」の場合、例えばDO2 = 0 や D 0 3 = 0 の 場合、アナログ電圧 V 2 及び V 3 は、中間電圧Vm未満の低い電圧となる。ここで中間電 圧Vmは駆動電圧範囲の中央付近の電圧であり、中央階 調電圧と一致していてもよい。

【0030】 一方、行選択ドライバ(不図示)によ り、N番目のゲート信号がアクティブされ、N番目の行 選択線36が択一的に駆動され、そのN番目の行選択線 36にゲートが接続されているN番目行の全スイッチン グトランジスタ34がオン状態に置かれる。それ以外の 行のスイッチングトランジスタ34がオフ状態に維持さ れる。

【0031】 図1に示すように、1つのアナログバッ ファが、3つのデータ線でとに1つの割合で設けられて に、1つのプリチャージ期間と3つの書き込み期間から なる。そとで、説明の簡略化のため、データ線301か らデータ線303に関連する部分のみを説明する。デー タ線304以降の部分の動作は、当業者には、データ線 301からデータ線303に関連する部分の動作から理 解される筈である。

【0032】 図2に示すように、1走査線選択期間の 最初はブリチャージ期間であり、そのブリチャージ期間 において、制御回路40は、プリチャージ信号S0をア

ンアクティブ状態に維持する。その結果、プリチャージ 回路26は、D/A変換器16介して受けた各データ線 のデジタルデータの最上位ビット信号DOiと極性信号 POLとに従って、データ線30iを最大駆動電圧VD Dと最小駆動電圧VSSの何れかに接続し、データ線3 Oiをプリチャージする。

【0033】 上述したように極性信号POLが非反転 を示している場合には、例えば、データ線301に対応 するデジタルデータの最上位ビット信号D01が「1」 であったとき、すなわち、そのデジタルデータをD/A 10 む。 変換して得られるアナログ電圧V1が、最大駆動電圧V DDと最小駆動電圧VSSとの間の中間電圧Vm以上の とき、プリチャージ回路26のスイッチ261は最大駆 動電圧VDDに接続されて、データ線301は最大駆動 電圧VDDにプリチャージされる。また、データ線30 2に対応するデジタルデータの最上位ビット信号D02 が「〇」であったとき、すなわち、そのデジタルデータ をD/A変換して得られるアナログ電圧V2が、最大駆 動電圧VDDと最小駆動電圧VSSとの間の中間電圧V m未満のとき、プリチャージ回路26のスイッチ262 は最小駆動電圧VSSに接続されて、データ線302は 最小駆動電圧VSSにプリチャージされる。更に、デー タ線303に対応するデジタルデータの最上位ビット信 号D03が「0」であったとき、プリチャージ回路26 のスイッチ263は最小駆動電圧VSSに接続されて、 データ線303は最小駆動電圧VSSにブリチャージさ れる。このようにして、プリチャージ期間において、デ ータ線301からデータ線30Kまでの全データ線の各 々が、そのデータ線に書き込むべきアナログ電圧Viに リチャージされる。

【0034】 プリチャージ期間に続く3つの書き込み 期間において、図2に示すように、制御回路40は、ブ リチャージ信号SOをインアクティブ状態に維持する一 方、スイッチ制御信号S1、S2、S3を順次アクティ ブ状態にする。その結果、プリチャージ終了後、全デー タ線30iは、最大駆動電圧VDDとも最小駆動電圧V SSとも切り離され、デジタルデータをD/A変換して 得られるアナログ電圧Viを書き込み可能となる。 プ 御回路40は、スイッチ制御信号S1をアクティブにす る一方、スイッチ制御信号S2、S3をインアクティブ 状態に維持する。その結果、選択回路20のスイッチ2 01と分配回路24のスイッチ241とが閉じ、スイッ チ202、203とスイッチ242、243は開状態に 維持される。従って、データ線301に対応するデジタ ルデータをD/A変換器16が変換して得られるアナロ グ電圧V1がアナログバッファ22Aに入力され、その アナログバッファ22Aの出力が、スイッチ241を介 階調電圧V1が書き込まれる。

【0035】 上述した例では、データ線301は最大 駆動電圧VDDにプリチャージされており、データ線3 01に対応するデジタルデータをD/A変換して得られ るアナログ電圧V1が、最大駆動電圧VDDと最小駆動 電圧VSSとの間の中間電圧Vm以上であるので、アナ ログバッファ22Aは、最大駆動電圧VDDにプリチャ ージされているデータ線301から電荷を引き抜いて、 データ線301をアナログ出力階調電圧V1に書き込

【0036】 2番目の書き込み期間において、制御回 路40は、スイッチ制御信号S1をインアクティブに し、スイッチ制御信号S2をアクティブにする一方、ス イッチ制御信号S3をインアクティブ状態に維持する。 その結果、スイッチ201とスイッチ241とが開き、 スイッチ202とスイッチ242とが閉じ、スイッチ2 03とスイッチ243は開状態に維持される。従って、 データ線302に対応するデジタルデータをD/A変換 器16が変換して得られるアナログ電圧V2がアナログ 20 バッファ 2 2 A に入力され、そのアナログバッファ 2 2 Aの出力が、スイッチ242を介してデータ線302に 接続され、データ線302に出力階調電圧V2が書き込 まれる。

【0037】 上述した例では、データ線302は最小 駆動電圧VSSにプリチャージされており、データ線3 02に対応するデジタルデータをD/A変換して得られ るアナログ電圧V2が、最大駆動電圧VDDと最小駆動 電圧VSSとの間の中間電圧Vm未満であるので、アナ ログバッファ22Aは、最小駆動電圧VSSにプリチャ 近い最大駆動電圧VDDまたは最小駆動電圧VSSにプ 30 ージされているデータ線302に電荷を供給して デー タ線302をアナログ出力階調電圧V2に書き込む。

【0038】 3番目の書き込み期間において、制御回 路40は、スイッチ制御信号S1をインアクティブ状態 に維持し、スイッチ制御信号S2をインアクティブに し、スイッチ制御信号S3をアクティブにする。その結 果、スイッチ201とスイッチ241は開状態に維持さ れ、スイッチ202とスイッチ242とが開き、スイッ チ203とスイッチ243とが閉じる。従って、データ 線303に対応するデジタルデータをD/A変換器16 リチャージ期間に続く最初の書き込み期間において、制 40 が変換して得られるアナログ電圧V3がアナログバッフ ァ22Aに入力され、そのアナログバッファ22Aの出 力が、スイッチ243を介してデータ線303に接続さ れ、データ線303に出力階調電圧V3が書き込まれ る。

【0039】 上述した例では、データ線303は最小 駆動電圧VSSにプリチャージされており、データ線3 03に対応するデジタルデータをD/A変換して得られ るアナログ出力階調電圧V3が、最大駆動電圧VDDと 最小駆動電圧VSSとの間の中間電圧Vm未満であるの してデータ線301に接続され、データ線301に出力 50 で、アナログバッファ22Aは、最小駆動電圧VSSに

(9)

プリチャージされているデータ線303に電荷を供給し て、データ線303をアナログ出力階調電圧V3に書き 込む。

15

【0040】 図2に示すように、次の1走査線選択期 間、行選択ドライバ(不図示)により、N番目のゲート 信号がインアクティブされ、 {N+1} 番目のゲート信 号がアクティブされ、 {N+1} 目の行選択線36が選 択的に駆動される。この場合の1走査線選択期間にも、 制御回路40により、プリチャージ信号SO及びスイッ チ制御信号S1、S2、S3が同様に制御される。 【0041】 以上説明した動作例は、極性信号POL が「1」(ハイレベル)で、コモン反転駆動が非反転状 態の場合である。次に極性信号POLが「0」(ローレ ベル)で、コモン反転駆動が反転状態の場合について説 明する。このときコモン電圧Vcom′は、最大駆動電 圧VDDであり、階調電圧発生回路18は階調電圧全体 を反転させ、デジタルデータの最小値が最大駆動電圧V DDに対応し、デジタルデータの最大値が最小駆動電圧 VSSに対応するような階調電圧をD/A変換器16に 出力する。従って、図2に示すように、デジタルデータ 20 本の場合には、60のアナログバッファで足りる。 の最上位ビットが「1」の場合、例えばD01=1の場 合、アナログ電圧V1'は、中間電圧Vm'未満の低い 電圧となり、デジタルデータの最上位ビットが「0」の 場合、例えばDO2=0やDO3=0の場合、アナログ 電圧V2'及びV3'は、中間電圧Vm'以上の高い電 圧となる。そして、このようにデータ線301に対応す るデジタルデータの最上位ビット信号 DO 1 が「1」で あったときは、そのデジタルデータをD/A変換して得 られるアナログ電圧V1'が、最大駆動電圧VDDと最 小駆動電圧VSSとの間の中間電圧Vm'未満となるの 30 で、プリチャージ回路26のスイッチ261は最小駆動 電圧VSSに接続されて、データ線301は最小駆動電 圧VSSにプリチャージされる。また、データ線302 に対応するデジタルデータの最上位ビット信号DO2が 「O」であったときには、そのデジタルデータをD/A 変換して得られるアナログ電圧V2'が、最大駆動電圧 VDDと最小駆動電圧VSSとの間の中間電圧Vm'以 上となるので、プリチャージ回路26のスイッチ262 は最大駆動電圧VDDに接続されて、データ線302は 最大駆動電圧VDDにプリチャージされる。更に、デー 40 タ線303に対応するデジタルデータの最上位ビット信 号DO3が「O」であったときには、プリチャージ回路 26のスイッチ263は最大駆動電圧VDDに接続され て、データ線303は最大駆動電圧VDDにプリチャー ジされる。以上を除き、極性信号POLが「0」(ロー レベル)で、コモン反転駆動が反転状態の場合の動作 は、極性信号POLが「1」 (ハイレベル) で、コモン

【0042】 アナログバッファは、動作を維持するた 50 る。従って、アナログバッファがデータ線に電荷を供給

反転駆動が非反転状態の場合の動作と同一であるので

説明を省略する。

めの定常的なアイドリング電流(静消費電流)を通常必 要とするが、アナログバッファの数を削減することによ り、削減したアナログバッファの静消費電流分だけ消費 電力を削減することができる。例えば、1水平線が24 0画素からなる場合、データ線は240本となり、各デ ータ線ごとに1つのアナログバッファを設ける場合に は、240のアナログバッファが必要になるが、上記し た実施例のように、3つのデータ線ごとに1つのアナロ グバッファを共通に設ける場合には、80のアナログバ 10 ッファで足りる。

【0043】 図1に示した実施例を、3本以外の複数 本のデータ線ごとに1つのアナログバッファを共通に設 けるように変更できることは、当業者には明らかである う。そして、そのような変更は、当業者であれば、上記 した実施例の説明から容易に実現できるであろう。例え は、2つのデータ線ごとに1つのアナログバッファを設 けるならば、データ線は240本の場合には、120の アナログバッファで足りる。4つのデータ線ごとに1つ のアナログバッファを設けるならば、データ線は240

【0044】 このように、複数本のデータ線ごとに1 つのアナログバッファを共通に設けることにより、アナ ログバッファ全体の静消費電流分が大幅に削減でき、結 果として、データ線駆動回路の消費電力が大幅に削減で きることが理解できよう。アナログバッファの削減に伴 い、所要面積も削減できる。

【0045】 また、上記した実施例では、各走査線選 択期間の最初のプリチャージ期間に、全データ線を一斉 にブリチャージする。一方、各走査線選択期間のブリチ ャージ期間に続く3つの連続する書き込み期間におい て、3つのデータ線に1つのアナログバッファから順次 アナログ階調電圧が時分割出力される。このようにする ことにより、各書き込み期間の直前にプリチャージする ように走査線選択期間を割り振る場合に比べて、1走査 線選択期間内に占めるプリチャージ期間の割合を小さく でき、その結果、1走査線選択期間内の各書き込み期間 の長さを十分に確保できる。更に、必要ならば、各書き 込み期間の長さだけでなく、ブリチャージ期間の長さも 長くできる。

【0046】 更に、各走査線選択期間のプリチャージ 期間において、プリチャージ回路が、全データ線一斉 に、各データ線を最大駆動電圧VDDまたは最小駆動電 圧VSSに択一的にプリチャージする。そのブリチャー ジ電圧は、当該データ線に書き込むべき出力階調電圧を 表すデジタルデータの最上位ビット信号(DO1からD OK)と、極性信号POLとにより、各データ線ごとに 決定される。プリチャージ期間に続く3つの連続する書 き込み期間において、3つのデータ線に1つのアナログ バッファから順次アナログ階調電圧が時分割出力され

して電圧を引き上げる幅およびアナログバッファがデー タ線から電荷を引き抜いて電圧を引き下げる幅は、最大 駅動電圧VDDと最小駅動電圧VSSとの電圧差の半分 以下にできるので、データ線へのアナログ階調電圧の書 き込み時間を短縮できる。

【0047】 更に、上記した実施例では、プリチャー ジ期間を各走査線選択期間内に設けることにより、全デ ータ線のみならず選択走査線に接続される各画素容量も 択一的にプリチャージする。これは、例えばプリチャー ジ期間にデータ線を最大駆動電圧VDDにプリチャージ 10 バッファとプリチャージ回路の回路図である。図3は、 をして、書込み期間にアナログバッファによりデータ線 から電荷を引き抜いて電圧を引き下げることにより階調 電圧を画素容量に書き込む場合、電流吸い込み能力が高 く電流吐出し能力が低いアナログバッファでは、画素容 量も階調電圧付近までプリチャージされていないと階調 電圧を画素容量に正確に書き込むことができないからで ある。したがって、プリチャージ期間を各走査線選択期 間内に設け、データ線のみならず選択走査線に接続され る各画素容量も択一的にプリチャージすることにより、 電流吸い込み能力と電流吐出し能力に差のあるアナログ 20 バッファを用いる場合でも、書き込み期間におけるアナ ログ階調電圧の各画素容量への書き込みを高精度かつ速 やかに行うことができる。

【0048】 ここで、図1に示す実施例では、隣接す るデータ線に対して順次アナログ階調電圧が時分割出力 されるので、通常のマルチプレックス方式より配線面積 を小さくできる。更に、1 走査線分の全デジタルデータ がデータラッチに取り込まれているので、データの並べ 替えも不要である。

【0049】 また、各データ線に実際に書き込むべき 30 アナログ出力階調電圧に応じて、各データ線を最大駆動 電圧VDD又は最小駆動電圧VSSに択一的にプリチャ ージするので、最大駆動電圧VDDと最小駆動電圧VS Sとの間の中間電圧Vm以上のアナログ出力階調電圧を データ線に実際に書き込むべきときは、最大駆動電圧V DD にプリチャージされたデータ線から電荷を引き抜く 結果になる。従って、電流吸い込み能力の高い駆動回路 をアナログバッファとして使用するならば、最大駆動電 圧V D D からアナログ出力階調電圧に迅速に引き下げる 圧VSSとの間の中間電圧Vm未満のアナログ出力階調 電圧をデータ線に実際に書き込むべきときは、最小駆動 電圧VSSにプリチャージされたデータ線に電荷を供給 する結果になる。従って、電流吐き出し能力の高い駆動 回路をアナログバッファとして使用するならば、最小駆 動電圧VSSからアナログ出力階調電圧に迅速に引き上 げることができる。

【0050】 従って、アナログバッファとして、電流 吸い込み能力の高い駆動回路と電流吐き出し能力の高い り、各データ線にアナログ出力階調電圧を更に迅速に書 き込むことができる。ここで、その電流吸い込み能力の 高い駆動回路と電流吐き出し能力の高い駆動回路とを並 列して設けなるアナログバッファとして、本件発明者が 特願平11-145768号で提案した駆動回路を使用 すれば、アナログバッファ自体の静消費電流を削減する ことができる。

【0051】 図3は、特願平11-145768号に 開示されている駆動回路に基づいて構成されたアナログ 図1に示すアナログバッファ22Aとスイッチ261、 262、263に相当する部分を示す。図示の回路は、 電流吐き出し能力の高い駆動回路100と電流吸い込み 能力の高い駆動回路200とから構成される。

【0052】 プリチャージ回路26において各スイッ チ26 i は、データ線30 i に接続される出力端子T2 をプリチャージするために、出力端子T2と低電源電圧 VSS(最小駆動電圧VSS) との間に接続されている スイッチ112と、出力端子T2と高電源電圧VDD (最大駆動電圧VDD)との間に接続されているスイッ チ212とから構成されている。そして、スイッチ11 2が、駆動回路100と対をなして動作し、スイッチ2 12が、駆動回路200と対をなして動作する。

【0053】 駆動回路100において、NMOSトラ ンジスタ101、102の共通ゲートをプリチャージす るために、VDDとトランジスタ101、102の共通 ゲートとの間にスイッチ111が接続されている。トラ ンジスタ101のドレインは、定電流源103を介して VDDに接続され、更に、自身のゲートにも接続されて いる。また、選択回路20の対応する出力端子に接続さ れる入力端子TIとトランジスタ101のソースとの間 には、トランジスタ101のドレイン・ソース間電流を 遮断することのできるスイッチ121が接続されてい る。入力端子T1とVSSとの間には、定電流源104 とスイッチ122とが直列に接続されている。トランジ スタ102のソースは、アナログバッファ22Aの出力 端子T3に接続され、VDDとトランジスタ102のド レインとの間には、トランジスタ102のドレイン・ソ ース間電流を遮断することのできるスイッチ123が接 ことができる。一方、最大駆動電圧VDDと最小駆動電 40 続され、出力端子T3とVSSとの間には、定電流源1 05とスイッチ124とが直列接続されている。なお、 定電流源103および104により等しく制御される電 流を111、定電流源105により制御される電流を1 13とする。

【0054】 駆動回路200において、PMOSトラ ンジスタ251、252の共通ゲートをプリチャージす るために、VSSとトランジスタ251、252の共通 ゲートとの間にスイッチ211が接続されている。トラ ンジスタ251のドレインは、定電流源253を介して 駆動回路とを並列して設け、択一的に使用することによ 50 VSSに接続され、更に、自身のゲートにも接続されて

いる。またトランジスタ251のソースと入力端子T1 との間には、トランジスタ251のドレイン・ソース間 電流を遮断することのできるスイッチ221が接続され ている。入力端子T1とVDDとの間には、定電流源2 54とスイッチ222とが直列に接続されている。トラ ンジスタ252のソースは、アナログバッファ22Aの 出力端子T3に接続され、VSSとトランジスタ252 のドレインとの間には、トランジスタ252のドレイン ・ソース間電流を遮断することのできるスイッチ223 が接続され、出力端子T3とVDDとの間には、定電流 10 源255とスイッチ224とが直列接続されている。な お、定電流源253および254により等しく制御され る電流を121、定電流源255により制御される電流 を123とする。

【0055】 図3の回路において、スイッチ112と 212及び駆動回路100と200の動作、非動作は、 デジタルデータの最上位ビット信号DOiと、極性信号 POLと、制御回路40から供給されるプリチャージ信 号S0及びスイッチ制御信号S01、S02、S03、 S1、S2、S3により制御される。

【0056】 上述したように、スイッチ26iは、そ の動作期間が、プリチャージ信号SOにより制御され、 スイッチ112と212のどちらが閉じるかは、極性信 号POLと最上位ビット信号DOiとにより制御され る。そのために、極性信号POLと最上位ビット信号D O i とは、排他的OR回路に供給され、その排他的OR 回路の出力により、スイッチ112と212のどちらが 閉じるかが制御される。例えば、極性信号POLと最上 位ビット信号D01とが、2入力排他的OR回路501 に供給され、その排他的OR回路501の出力により、 スイッチ261のスイッチ112と212のどちらが閉 じるかが制御される。極性信号POLと最上位ビット信 号D02とが、排他的OR回路502に供給され、その 排他的OR回路502の出力により、スイッチ262の スイッチ112と212のどちらが閉じるかが制御され る。極性信号POLと最上位ビット信号DO3とが、排 他的OR回路503に供給され、その排他的OR回路5 03の出力により、スイッチ263のスイッチ112と 212のどちらが閉じるかが制御される。

【0057】 一方、アナログバッファ22Aにおいて 40 も、駆動回路100と駆動回路200のどちらが動作す るかは、極性信号POLと最上位ビット信号D0iとに より制御される。しかし、アナログバッファ22Aは、 時分割駆動されるので、最上位ビット信号D01は、ス イッチ制御信号S1によりオンオフ制御されるスイッチ 401を介して、2入力排他的OR回路400の一方の 入力に供給され、最上位ビット信号DO2は、スイッチ 制御信号S2によりオンオフ制御されるスイッチ402 を介して、2入力排他的〇R回路400の一方の入力に

号S3によりオンオフ制御されるスイッチ403を介し て、2入力排他的〇R回路400の一方の入力に供給さ れる。そして、2入力排他的〇R回路400の他方の入

20

力には、極性信号POLが供給され、その2入力排他的 OR回路400の出力により、駆動回路100と駆動回 路200のどちらが動作するかが制御される。

【0058】 とのようにして、高電圧側の階調電圧が Vinとして入力されると、その出力期間の間、駆動回 路200が動作状態に置かれる一方、駆動回路100内 の全てのスイッチがOFF状態に維持されて駆動回路1 00は不動作状態に維持される。また、低電圧側の階調 電圧がVinとして入力されると、その出力期間の間、 駆動回路100が動作状態に置かれる一方、駆動回路2 00内の全てのスイッチがOFF 状態に維持されて駆動 回路200は不動作状態に維持される。

【0059】 そのようにして駆動回路100と駆動回 路200の何れか一方が動作状態に置かれるが、動作状 態に置かれた駆動回路100と駆動回路200内のスイ ッチは、スイッチ制御信号S01、S02、S03によ 20 り制御される。スイッチ111と211は、スイッチ制 御信号S01により制御され、スイッチ121、12 2、221、222は、スイッチ制御信号S02により 制御され、スイッチ123、124、223、224 は、スイッチ制御信号S03により制御される。

【0060】 図4は、図3の回路の動作を図解するタ イミング図である。図4において、1走査線選択期間 は、プリチャージ期間P(時刻t0-t1)、第1書き 込み期間(時刻 t 1 - t 4)、第2書き込み期間(時刻 t 4-t 7)、第3書き込み期間(時刻t 7-t 10) 30 に分けられる。

【0061】 極性信号POLは1走査線選択期間毎に 反転するが、各1走査線選択期間中は変化しない。そこ で、図4の最初の走査線選択期間において、極性信号 P OLが非反転を示していると仮定する。プリチャージ期 間において、プリチャージ信号SOがアクティブにさ れ、全スイッチ制御信号S01、S02、S03、S 1、S2、S3はインアクティブに維持される。従っ て、ブリチャージ期間中、駆動回路100と200内の 全スイッチはオフ状態に維持される。

【0062】 ここで、前述したように、データ線30 1に対応するデジタルデータの最上位ビット信号 D 0 1 が「1」であり、データ線302に対応するデジタルデ ータの最上位ビット信号DO2が「O」であり、データ 線303に対応するデジタルデータの最上位ビット信号 D03が「0」であると仮定する。その結果、スイッチ 261においては、最上位ビット信号D01が「1;で あるとき、デジタルデータをD/A変換して得られるア ナログ電圧が、最大駆動電圧VDDと最小駆動電圧VS Sとの間の中間電圧Vm以上となる筈であるので、デー 供給され、最上位ビット信号D03は、スイッチ制御信 50 夕線301を最大駆動電圧VDDにプリチャージするた めに、スイッチ212をオンにし、スイッチ112をオ フにする。スイッチ262においては、最上位ビット信 号D02が「0」であるとき、デジタルデータをD/A 変換して得られるアナログ電圧が、最大駆動電圧VDD と最小駆動電圧VSSとの間の中間電圧Vm未満となる 筈であるので、データ線302を最小駆動電圧VSSに プリチャージするために、スイッチ112をオンにし、 スイッチ212をオフにする。同様に、スイッチ263 においては、最上位ビット信号DO3が「O」であると き、デジタルデータをD/A変換して得られるアナログ 10 電圧が、最大駆動電圧VDDと最小駆動電圧VSSとの 間の中間電圧Vm未満となる筈であるので、データ線3 03を最小駆動電圧VSSにプリチャージするために、 スイッチ112をオンにし、スイッチ212をオフにす る。

【0063】 プリチャージ期間に続く3つの書き込み 期間(時刻t1-t10)の間、プリチャージ信号S0 がインアクティブに維持され、スイッチ制御信号は以下 のようにアクティブまたはインアクティブにされる。従 って、3つの書き込み期間(時刻t1-t10)の間 中、プリチャージ回路は、非動作状態に置かれ、スイッ チ112と212はオフ状態に維持される。

【0064】 第1書き込み期間(時刻t1-t4)の 間、図2に示すように、スイッチ制御信号S1はアクテ ィブにされ、スイッチ制御信号S2及びS3は、インア クティブに維持される。その結果、スイッチ201と2 41とが閉じられ、更に、スイッチ401が閉じられ て、データ線301に対応するデジタルデータの最上位 ビット信号D01が、駆動回路100と200の何れか 一方を選択的に動作状態に置くための選択信号として排 30 他的OR回路400に供給される。上述して例では、デ ータ線301に対応するデジタルデータの最上位ビット 信号D01が「1」であるので、駆動回路200が選択 され、時刻 t 1 - t 4 の間、スイッチ2 1 1、2 2 1、 222、223、224は図4に示すように制御され、 一方、スイッチ111、112、121、122、12 3、124は全てオフに維持される。

【0065】 時刻t1で、スイッチ制御信号S01に よりスイッチ211が閉じられ、トランジスタ251、 ージされる。時刻 t 2 で、スイッチ制御信号S01 によ りスイッチ211が開放され、電圧V20のプリチャー ジは完了する。時刻 t 2以後、スイッチ制御信号S02 によりスイッチ221、222が閉じられ、電圧V20 は、入力電圧Vinからトランジスタ251のゲート・ ソース間電圧Vgs251(I21)だけずれた電圧に 変化し、V20=Vin+Vgs251(121)で安 定となる。ここで、Vgs251(111)はドレイン 電流が121であるときのゲート・ソース間電圧を表 す。

【0066】 時刻t3以後、スイッチ制御信号S03 によりスイッチ223、224が閉じられる。その結 果、スイッチ241を介してトランジスタ252のソー スに接続されている、プリチャージ期間(時刻t0-t 1)の間に電圧VDDにプリチャージされたデータ線3 01の出力電圧Voutは、電圧V20からトランジス タ252のゲート・ソース間電圧Vgs252(12 3) だけずれた電圧に変化し、Vout=V20-Vg s 2 5 2 (I 2 3) で安定となる。ここで、Vgs 2 5 2(123)はドレイン電流が123であるときのゲー ト・ソース間電圧を表す。

22

【0067】 従って、Vgs251 (I21)とVg s 2 5 2 (1 2 3) は負の値で、共に等しくなるように 電流 I 2 1、 I 2 3 を制御すれば、上記2式により、出 力電圧Voutは入力電圧Vinに等しくなる。また、 このとき出力電圧範囲は、VSS-Vgs252(12 3) ≦Vout≦VDDとなる。

【0068】 第1の書き込み期間が終了する時刻 t 4、スイッチ制御信号S02及びS03によりスイッチ 20 221、222、223、224は開放される。

【0069】 第2書き込み期間(時刻t4-t7)の 間、図2に示すように、スイッチ制御信号S2はアクテ ィブにされ、スイッチ制御信号S1及びS3は、インア クティブに維持される。その結果、スイッチ202と2 42とが閉じられ、更に、スイッチ402が閉じられ て、データ線302に対応するデジタルデータの最上位 ビット信号D02が、駆動回路100と200の何れか 一方を選択的に動作状態に置くための選択信号として排 他的〇R回路400に供給される。上述した例では、デ ータ線302に対応するデジタルデータの最上位ビット 信号D02が「0」であるので、駆動回路100が選択 され、時刻 t 4 - t 7 の間、スイッチ 1 1 1 、 1 1 2 、 121、122、123、124は図4に示すように制 御され、一方、スイッチ211、221、222、22 3、224は全てオフに維持される。

【0070】 時刻t4で、スイッチ制御信号S01に よりスイッチ111が閉じられ、トランジスタ101、 102の共通ゲート電圧V10は電圧VDDにプリチャ ージされる。時刻 t 5 で、スイッチ制御信号 S O 1 によ 252の共通ゲート電圧V20は電圧VSSにプリチャ 40 りスイッチ111が開放され、電圧V10のプリチャー ジは完了する。時刻 t 5以後、スイッチ制御信号 S O 2 によりスイッチ121、122が閉じられ、電圧V10 は入力電圧Vinからトランジスタ101のゲート・ソ ース間電圧 Vgsl01(| 1 | 1) だけずれた電圧に変 化し、V10=Vin+Vgs101(I11)で安定 となる。 ここで、 Vgs101 (1111) はドレイン電 流が「11であるときのゲート・ソース間電圧を表す。 【0071】 時刻 t 6以後、スイッチ制御信号S03 によりスイッチ123、124が閉じられ、スイッチ2 50 42を介してトランジスタ102のソースに接続されて

述したように、Vgs101(I11)とVgs102 (113)は正の値で、共に等しくなるように電流11 1、113を制御されれば、出力電圧Voutは入力電 圧Vinと等しくなる。

いる、プリチャージ期間(時刻t0-t1)の間に電圧 VSSにプリチャージされたデータ線302は、電圧V 10からトランジスタ102のゲート・ソース間電圧V gs102(I13)だけずれた電圧に変化し、Vou t=V10-Vgs102(113)で安定となる。と とで、Vgs102(I13)はドレイン電流がI13 であるときのゲート・ソース間電圧を表す。

【0072】 従って、Vgs101(I11)とVg s 102 (I13) は正の値で、共に等しくなるように 電流 [11、 [13を制御すれば、上記2式により、出 10 力電圧Voutは入力電圧Vinと等しくなる。また、 このとき出力電圧範囲は、VSS≦Vout≦VDD-Vgs102(I13)となる。

【0073】 第2の書き込み期間が終了する時刻 t 7、スイッチ制御信号S02及びS03によりスイッチ 121、122、123、124は開放される。

【0074】 第3書き込み期間 (時刻t7-t10) の間、図2に示すように、スイッチ制御信号S3はアク ティブにされ、スイッチ制御信号S1及びS2は、イン アクティブに維持される。その結果、スイッチ203と 20 243とが閉じられ、更に、スイッチ403が閉じられ て、データ線303に対応するデジタルデータの最上位 ビット信号D03が、駆動回路100と200の何れか 一方を選択的に動作状態に置くための選択信号として排 他的OR回路400に供給される。上述した例では、デ ータ線303に対応するデジタルデータの最上位ビット 信号DO3が「O」であるので、駆動回路100が選択 され、時刻 t 7 - t 1 0 の間、スイッチ 1 1 1、11 2、121、122、123、124は図4に示すよう に制御され、一方、スイッチ211、221、222、 223、224は全てオフに維持される。

【0075】 時刻 t 7で、スイッチ制御信号S01に よりスイッチ111が閉じられ、トランジスタ101、 102の共通ゲート電圧V10は電圧VDDにプリチャ ージされる。時刻 t 8 で、スイッチ制御信号S01によ りスイッチ111が開放され、電圧V10のプリチャー ジは完了する。時刻 t 8以後、スイッチ制御信号S02 によりスイッチ121、122が閉じられ、電圧V10 は入力電圧Vinからトランジスタ101のゲート・ソ 化し、V10=Vin+Vgs101(I11)で安定 となる。

【0076】 時刻 t 9以後、スイッチ制御信号S03 によりスイッチ123、124が閉じられ、スイッチ2 43を介してトランジスタ102のソースに接続されて いる、プリチャージ期間(時刻t0-t1)の間に電圧 VSSにプリチャージされたデータ線303は、電圧V 10からトランジスタ102のゲート・ソース間電圧V gs102(I13)だけずれた電圧に変化し、Vou

【0077】 第3の書き込み期間が終了する時刻 t 1 0で、スイッチ制御信号S02及びS03によりスイッ チ121、122、123、124は開放される。時刻 t 10以降、次の1走査線選択期間が始まり、上述した 動作と同様に動作が行われ、その最初は、プリチャージ 期間(t10からt11)である。

24

【0078】 かくして、低電圧側の階調電圧が {VD D-Vgs102(I13)) より低い電圧レベルで、 高電圧側の階調電圧が(VSS-Vgs252(I2 3) より高い電圧である場合には、出力電圧範囲を電 源電圧範囲にすることができる。

【0079】 上記したそれら駆動回路100と200 の各々は、トランジスタのソースフォロワ動作を利用し た構成であり、トランジスタのゲート電圧V10とV2 0のプリチャージ回路を組み合わせることにより、駆動 回路100と200の各々のアイドリング電流を低く抑 えても、高速動作が可能となる。すなわち、低消費電力 で高速動作が可能となる。従って、アナログバッファ群 22の各アナログバッファを、駆動回路100と200 との組合せから構成すれば、更に低消費電力のデータ線 駆動回路を実現することができる。

【0080】 なお、図3に示すアナログバッファにお いて、定電流源253と254および103と104の 電流容量が大きい場合には、スイッチ211と111と を省略することもできる。

【0081】 図5は、図1の実施例の変形例である。 図1に示される構成要素と同一の構成要素には同一の参 照番号を付して、説明を省略する。

【0082】 図5の変形例では、図1のシフトレジス タ10及びデータレジスタ12の代りに、フレームメモ リ50が設けられている。表示に対応したデジタルデー タがフレームメモリ18に供給され、アドレスで指定さ れるロケーションにデジタルデータが記憶される。更 に、アドレスで指定されるロケーションからデジタルデ ータを読み出して、各走査ラインに対応したデジタルデ ース間電圧Vgs101(I 1 1) だけずれた電圧に変 40 ータがフレームメモリ<math>5 0 からデータラッチ 1 4 に順次 出力され、保持される。これ以外、図5の変形例は、図 1の実施例と代らない。従って、これ以上の説明は、省 略する。また、図5の変形例においても、アナログバッ ファ群22の各アナログバッファを、図3に示す駆動回 路100と200との組合せから構成すれば、更に低消 費電力のデータ線駆動回路を実現することができる。

【0083】 図6は、図1の実施例の更に別の変形例 である。図1に示される構成要素と同一の構成要素には 同一の参照番号を付して、説明を省略する。なお、説明 t=V10-Vgs102(I13)で安定となる。上 50 の簡略化のため、データ線301からデータ線303に 関連する部分を中心に説明する。データ線304以降の 部分は、当業者には、データ線301からデータ線30 3に関連する部分の説明から理解される筈である。

【0084】 図6の変形例は、データラッチ14の出 力を、スイッチ制御信号S1からS3により時分割で順 次、D/A変換器及びアナログバッファに供給して、3 データ線を時分割駆動することを特徴とするものであ る。これにより、D/A変換器の回路規模を小さくする ことができる。

タ線に対応するデジタルデータの最上位ビット信号DO iにより、分配回路26の各スイッチ26iが制御され ることは、図1の実施例と変わらない。しかし、選択回 路20が、データラッチ14とD/A変換器16Aとの 間に置かれ、選択回路20の各スイッチ20iは、各デ ータ線に対応するデジタルデータ(各画素のデジタルデ ータが6ビットからなる場合、D0iからD5i)をD /A変換器16Aに供給する。上述したようにデータラ ッチ14からデジタルデータがパラレルに出力されるの で、デジタルデータが6ビットからなる場合には、選択 20 回路20の各スイッチ20iは、並列な6つのスイッチ から構成されているが、図面の簡略化のために1つのス イッチで示している。

【0086】 例えば、データ線301に対応するデジ タルデータD01からD51はスイッチ2.01を介し て、データ線302に対応するデジタルデータD02か らD52はスイッチ202を介して、そして、データ線 303に対応するデジタルデータD03からD53はス イッチ203を介して、D/A変換器16A内の同一の D/A変換回路16Bに時分割でそれぞれ供給される。 従って、D/A変換器16Aの回路規模を、図1の実施 例のD/A変換器16に比較して1/3に小さくするこ とができる。従って、図6の変形例は、アナログバッフ ァの数だけでなくD/A変換回路の数も削減でき、それ に伴い、所要面積を、図1の実施例よりも更に削減でき

【0087】 D/A変換器16A内のそのD/A変換 回路16日の出力は、アナログバッファ22Aの入力に 接続されている。更に、各データ線のデジタルデータの 最上位ビット信号DOiは、データラッチ14からプリ チャージ回路26に供給される。

【0088】 次に、図1の実施例の動作と異なる図6 の変形例の動作を、図2のタイミング図を参照して説明 する。

【0089】 1走査線(ゲート線)選択期間に出力す る全データが、データレジスタ12からデータラッチ1 4に送られてラッチされる。そのラッチされている1走 査線分データの内の3つのデータ線ごとに1つの割合で デジタルデータは、選択回路20内のスイッチで選択さ れて、D/A変換器16Aに供給される。各デジタルデ 50 能となる。

ータは、D/A変換器16Aでアナログ電圧Vi(i= 1からK) に変換される。

26

【0090】 一方、行選択ドライバ(不図示)によ り、N番目のゲート信号がアクティブされ、N番目の行 選択線36が選択的に駆動され、そのN番目の行選択線 36 にゲートが接続されているN番目行の全スイッチン グトランジスタ34がオン状態に置かれる。それ以外の 行のスイッチングトランジスタ34がオフ状態に維持さ れる。 図6に示すように、1つのアナログバッファ 【0085】 データラッチ14から出力される各デー 10 が、3つのデータ線ごとに1つの割合で設けられている 場合には、1走査線選択期間は、1つのプリチャージ期 間と3つの書き込み期間からなる。そこで、説明の簡略 化のため、データ線301からデータ線303に関連す る部分のみを説明する。データ線304以降の部分の動 作は、当業者には、データ線301からデータ線303 に関連する部分の動作から理解される筈である。

> 【0091】 図2に示すように、1走査線選択期間の 最初はプリチャージ期間であり、そのプリチャージ期間 において、制御回路40は、プリチャージ信号S0をア クティブにし、スイッチ制御信号S1、S2、S3をイ ンアクティブ状態に維持する。その結果、プリチャージ 回路26は、データラッチ14から受けた各データ線の デジタルデータの最上位ビット信号D0iに従って、デ ータ線30iを最大駆動電圧VDDと最小駆動電圧VS Sの何れかに接続し、データ線30iをプリチャージす る。極性信号POLが非反転を示していると仮定する と、例えば、データ線301に対応するデジタルデータ の最上位ビット信号D01が「1」であったとき、プリ チャージ回路26のスイッチ261はデータ線301を 30 最大駆動電圧VDDにプリチャージする。また、データ 線302に対応するデジタルデータの最上位ビット信号 D02が「0」であったとき、プリチャージ回路26の スイッチ262はデータ線302を最小駆動電圧VSS にプリチャージする。更に、データ線303に対応する デジタルデータの最上位ビット信号D03が「0」であ ったとき、プリチャージ回路26のスイッチ263はデ ータ線302を最小駆動電圧VSSにプリチャージす る。このようにして、プリチャージ期間において、全デ ータ線301からデータ線30Kの各々が、そのデータ 線に書き込むべきアナログ電圧に近い最大駆動電圧VD Dまたは最小駆動電圧VSSにプリチャージされる。

【0092】 ブリチャージ期間に続く3つの書き込み 期間において、図2に示すように、制御回路40は、プ リチャージ信号SOをインアクティブ状態に維持する-方、スイッチ制御信号S1、S2、S3を順次アクティ ブ状態にする。その結果、プリチャージ終了後、全デー タ線301からデータ線30Kは、最大駆動電圧VDD とも最小駆動電圧VSSとも切り離され、デジタルデー タをD/A変換して得られるアナログ電圧を書き込み可

【0093】 プリチャージ期間に続く最初の書き込み 期間において、制御回路40は、スイッチ制御信号S1 をアクティブにする一方、スイッチ制御信号S2、S3 をインアクティブ状態に維持する。その結果、選択回路 20のスイッチ201と分配回路24のスイッチ241 とが閉じ、スイッチ202、203とスイッチ242、 243は開状態に維持される。従って、データ線301 に対応するデジタルデータDOlからD5lが、データ ラッチ14からスイッチ201を介してD/A変換器1 6 A内の対応するD/A変換回路 1 6 Bに供給され、デ 10 ータ線301に対応するデジタルデータをD/A変換回 路16Bが変換して得られるアナログ電圧V1がアナロ グバッファ22Aに入力され、そのアナログバッファ2 2Aの出力が、スイッチ241を介してデータ線301 に接続され、データ線301に出力階調電圧V1が書き 込まれる。

27

【0094】 上述した例では、データ線301は最大駆動電圧VDDにプリチャージされており、データ線301に対応するデジタルデータをD/A変換して得られるアナログ出力階調電圧V1が、最大駆動電圧VDDと20最小駆動電圧VSSとの間の中間電圧Vm以上であるので、アナログバッファ22Aは、最大駆動電圧VDDにプリチャージされているデータ線301から電荷を引き抜いて、データ線301にアナログ出力階調電圧V1を書き込む。

【0095】 2番目の書き込み期間において、制御回 路40は、スイッチ制御信号S1をインアクティブに し、スイッチ制御信号S2をアクティブにする一方、ス イッチ制御信号S3をインアクティブ状態に維持する。 その結果、スイッチ201とスイッチ241とが開き、 スイッチ202とスイッチ242とが閉じ、スイッチ2 03とスイッチ243は開状態に維持される。従って、 データ線302に対応するデジタルデータD02からD 52が、データラッチ14からスイッチ202を介して D/A変換器16A内の対応するD/A変換回路16B に供給され、データ線302に対応するデジタルデータ をD/A変換回路16Bが変換して得られるアナログ電 圧V2がアナログバッファ22Aに入力され、そのアナ ログバッファ22Aの出力が、スイッチ242を介して データ線302に接続され、データ線302に出力階調 40 電圧V2が書き込まれる。

【0096】 上述した例では、データ線302は最小駆動電圧VSSにプリチャージされており、データ線302に対応するデジタルデータをD/A変換して得られるアナログ出力階調電圧V2が、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm未満であるので、アナログバッファ22Aは、最小駆動電圧VSSにプリチャージされているデータ線302に電荷を供給して、データ線302にアナログ出力階調電圧V2を書き込む。

【0097】 3番目の書き込み期間において、制御回 路40は、スイッチ制御信号S1をインアクティブ状態 に維持し、スイッチ制御信号S2をインアクティブに し、スイッチ制御信号S3をアクティブにする。その結 果、スイッチ201とスイッチ241は開状態に維持さ れ、スイッチ202とスイッチ242とが開き、スイッ チ203とスイッチ243とが閉じる。従って、データ 線303に対応するデジタルデータD03からD53 が、データラッチ14からスイッチ203を介してD/ A変換器16A内の対応するD/A変換回路16Bに供 給され、データ線303に対応するデジタルデータをD **/A変換回路16Bが変換して得られるアナログ電圧V** 3がアナログバッファ22Aに入力され、そのアナログ バッファ22Aの出力が、スイッチ243を介してデー タ線303に接続され、データ線303に出力階調電圧 V3が書き込まれる。

【0098】 上述した例では、データ線303は最小駆動電圧VSSにプリチャージされており、データ線303に対応するデジタルデータをD/A変換して得られるアナログ出力階調電圧V3が、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm未満であるので、アナログバッファ22Aは、最小駆動電圧VSSにプリチャージされているデータ線303に電荷を供給して、データ線303にアナログ出力階調電圧V3を書き込む。

【0099】 図2に示すように、次の1 走査線選択期間、行選択ドライバ(不図示)により、N番目のゲート信号がインアクティブされ、{N+1}番目のゲート信号がアクティブされ、{N+1}目の行選択線36が選30 択的に駆動される場合にも、制御回路40により、プリチャージ信号S0及びスイッチ制御信号S1、S2、S3が同様に制御される。

【0100】 更に、図6の変形例においても、アナログバッファ群22の各アナログバッファを、図3に示す駆動回路100と200との組合せから構成すれば、更に低消費電力のデータ線駆動回路を実現することができる。

【0101】 図7は、図1の実施例の更に異なる変形例である。図1及び図6に示される構成要素と同一の構成要素には同一の参照番号を付して、説明を省略する。なお、説明の簡略化のため、データ線301からデータ線303に関連する部分を中心に説明する。データ線304以降の部分は、当業者には、データ線301からデータ線303に関連する部分の説明から理解される筈である。

【0102】 図7の変形例では、デジタルデータをデータレジスタから取り込む段階から、時分割でデジタルデータをデータレジスタから取り込む。すなわち、1走査線選択期間に出力する全デジタルデータを、複数のブロックに分けて(図7の例では、3ブロックに分け

て)、ブロックどとにデータレジスタから順次取り込 む。そのため、1 走査線に相当する全デジタルデータが データレジスタから取り込まれないので、全データ線を 一斉にプリチャージすることができない。そこで、デー タラッチを2段設け、一方のデータラッチが、1つのブ ロックのデジタルデータを出力している間に、他方のデ ータラッチが、次のブロックのデジタルデータの最上位 ビット信号を出力して、次のブロックのデジタルデータ に対応するデータ線をプリチャージする。

【0103】 そのために、1 走査線選択期間に出力す 10 る全デジタルデータを3つのブロックに分ける場合に は、プリチャージ期間の始めに、データレジスタ12A から、1 走査線に相当するデジタルデータの内の1番目 のデータ線301から3つ置きのデータ線30(3j-2) (j=1からK/3) に対応するデジタルデータ (D01からD51ほか)が、データラッチ14Aにラ ッチされ、プリチャージ期間に続く第1書き込み期間の 始めに、データレジスタ12Aから、1走査線に相当す るデジタルデータの内の2番目のデータ線302から3 つ置きのデータ線(3 j-1)に対応するデジタルデー 20 タ(D02からD52ほか)が、データラッチ14Aに ラッチされ、第1書き込み期間に続く第2書き込み期間 の始めに、データレジスタ12Aから、1走査線に相当 するデジタルデータの内の3番目のデータ線303から 3つ置きのデータ線(3j)に対応するデジタルデータ (D03からD53ほか)が、データラッチ14Aにラ ッチされる。

【0104】 更に、プリチャージ期間に続く第1書き 込み期間の始めに、データラッチ14Aから、1走査線 に相当するデジタルデータの内の1番目のデータ線30 30 にVDDとVSSのどちらに接続されるかが決定され 1から3つ置きのデータ線(3j-2)に対応するデジ タルデータ (D01からD51ほか) が、データラッチ 14Bにラッチされ、第1書き込み期間に続く第2書き 込み期間の始めに、データラッチ14Aから、1走査線 に相当するデジタルデータの内の2番目のデータ線30 2から3つ置きのデータ線(3j-1)に対応するデジ タルデータ (D02からD52ほか)が、データラッチ 14Bにラッチされ、第2書き込み期間に続く第3書き 込み期間の始めに、データラッチ14Aから、1走査線 に相当するデジタルデータの内の3番目のデータ線30 40 3から3つ置きのデータ線(3j)に対応するデジタル データ(D03からD53ほか)が、データラッチ14 Bにラッチされる。これらのデータの転送とラッチは、 制御回路40により制御される。

【0105】 かくして、データラッチ14A及びデー タラッチ14日は各々、{1水平走査期間}/{ブロッ ク分割数+1)の期間の間、該当するブロックのデジタ ルデータを保持する。そして、図7に示す変形例では、 シフトレジスタ10A及びデータレジスタ12Aは、図 1の実施例のシフトレジスタ10及びデータレジスタ1 50 され、そのN番目の行選択線36にゲートが接続されて

2のそれぞれ1/3の容量で足り、データラッチ14A 及びデータラッチ14Bの各々の記憶容量は、図1の実 施例のデータラッチ14の1/3となり、従って、デー タラッチ14Aと14Bの全体の記憶容量も、図1の実 施例のデータラッチ14の記憶容量の2/3に小さくな

30

る。従って、図7の変形例は、アナログバッファとD/ A変換回路の数だけでなくデータラッチの全体の記憶容 量も削減でき、それに伴い、所要面積を、図6の実施例 よりも更に削減できる。

【0106】 データラッチ14Bから出力される各デ ジタルデータは、D/A変換器16A内の対応するD/ A変換回路(16Bほか)に入力される。

【0107】 分配回路26内の各スイッチ26iは、 データラッチ14Aに保持されているデジタルデータ内 の最上位ビット信号DOiと、極性信号POLと、プリ チャージ信号S0と、スイッチ制御信号S1及びS2と により制御される。データ線301に接続されているス イッチ261は、プリチャージ信号SOにより動作期間 が決定され、対応デジタルデータの最上位ビット信号D 01と極性信号POLとにより、その動作期間内にVD DとVSSのどちらに接続されるかが決定される。デー タ線302に接続されているスイッチ262は、スイッ チ制御信号S1により動作期間が決定され、対応デジタ ルデータの最上位ビット信号DO2と極性信号POLと により、その動作期間内にVDDとVSSのどちらに接 続されるかが決定される。データ線302に接続されて いるスイッチ263は、スイッチ制御信号S2により動 作期間が決定され、対応デジタルデータの最上位ビット 信号DO3と極性信号POLとにより、その動作期間内

【0108】 次に、図1の実施例の動作と異なるの図 7の変形例の動作を、図8のタイミング図を参照して説 明する。

【0109】 図7に示すように、1つのアナログバッ ファが、3つのデータ線ごとに1つの割合で設けられて いる場合には、1走査線(ゲート線)選択期間は、図8 に示すように、4つの連続する期間に分けられる。図1 の実施例の動作と対応されるために、4つの連続する期 間の最初の期間を、プリチャージ期間と称し、残りの3 つの連続する期間の各々を、書き込み期間と称する。ま た、説明の簡略化のため、データ線301からデータ線 303に関連する部分のみを説明する。データ線304 以降の部分の動作は、当業者には、データ線301から データ線303に関連する部分の動作から理解される筈 である。

【0110】 1走査線 (ゲート線) 選択期間の間、行 選択ドライバ(不図示)により、N番目のゲート信号が アクティブされ、N番目の行選択線36が選択的に駆動

いるN番目行の全スイッチングトランジスタ34がオン 状態に置かれる。それ以外の行のスイッチングトランジ スタ34がオフ状態に維持される。

【0111】 プリチャージ期間の間の始めに、1走査 線(ゲート線)選択期間に出力する全デジタルデータの 内、データ線301から3つ置きのデータ線30 (3 j -2) に対応するデジタルデータ (データ線301につ いてはD01からD51が、データレジスタ12Aから データラッチ14Aに送られてラッチされる。 更に、 図8に示すように、そのプリチャージ期間において、制 10 御回路40は、プリチャージ信号S0をアクティブに し、スイッチ制御信号S1、S2、S3をインアクティ ブ状態に維持する。その結果、プリチャージ回路26 は、データラッチ14Aから受けたデータ線301に対 応するデジタルデータの最上位ビット信号D01と極性 信号POLとに従って、データ線301を最大駆動電圧 VDDと最小駆動電圧VSSの何れかに接続し、データ 線301をプリチャージする。極性信号POLが非反転 を示していると仮定すると、例えば、データ線301に 対応するデジタルデータの最上位ビット信号D01が 「1」であったとき、プリチャージ回路26のスイッチ 261はデータ線301を最大駆動電圧VDDにプリチ ャージする。

【0112】 プリチャージ期間に続く1番目の書き込 み期間の間の始めに、1走査線(ゲート線)選択期間に 出力する全デジタルデータの内、データ線302から3 つ置きのデータ線30(3j-1)に対応するデジタル データ(データ線302についてはD02からD52) が、データレジスタ12Aからデータラッチ14Aに送 間に出力する全デジタルデータの内、データ線301か ら3つ置きのデータ線30 (3 j −2) に対応するデジ タルデータ (データ線301についてはD01からD5 1)が、データラッチ14Aからデータラッチ14Bに 送られてラッチされる。

【0113】 更に、図8に示すように、その1番目の 書き込み期間において、制御回路40は、スイッチ制御 信号S1をアクティブにし、プリチャージ信号S0とス イッチ制御信号S2、S3をインアクティブ状態に維持 する。その結果、プリチャージ回路26は、データラッ チ14Aから受けたデータ線302に対応するデジタル データの最上位ビット信号D02と極性信号POLとに 従って、データ線302を最大駆動電圧VDDと最小駆 動電圧VSSの何れかに接続し、データ線302をプリ チャージする。上述したように当該1走査線選択期間の 間は極性信号POLが非反転を示しているので、例え は、データ線302に対応するデジタルデータの最上位 ビット信号D02が「0」であったとき、プリチャージ 回路26のスイッチ262はデータ線302を最小駆動 電圧VSSにプリチャージする。

【0114】 一方、プリチャージ終了後、データ線3 01は、最大駆動電圧VDDとも最小駆動電圧VSSと も切り離され、デジタルデータをD/A変換して得られ るアナログ電圧を書き込み可能となる。

32

【0115】 制御回路40が、スイッチ制御信号S1 をアクティブにする一方、スイッチ制御信号 S 2 、 S 3 をインアクティブ状態に維持するので、分配回路24の スイッチ241が閉じ、スイッチ242、243は開状 態に維持される。従って、データ線301に対応するデ ジタルデータD01からD51が、データラッチ14B からD/A変換器16A内の対応するD/A変換回路1 6 Bに供給され、データ線301に対応するデジタルデ ータをD/A変換回路16Bが変換して得られるアナロ グ電圧V1がアナログバッファ22Aに入力され、その アナログバッファ22Aの出力が、スイッチ241を介 してデータ線301に接続され、データ線301に出力 階調電圧Vlが書き込まれる。

【0116】 上述した例では、データ線301は最大 駆動電圧VDDにプリチャージされており、データ線3 20 01に対応するデジタルデータをD/A変換して得られ るアナログ出力階調電圧V1が、最大駆動電圧VDDと 最小駆動電圧VSSとの間の中間電圧Vm以上であるの で、アナログバッファ22Aは、最大駆動電圧VDDに プリチャージされているデータ線301から電荷を引き 抜いて、データ線301にアナログ出力階調電圧V1を 書き込む。

【0117】 1番目の書き込み期間に続く2番目の書 き込み期間の間の始めに、1走査線(ゲート線)選択期 間に出力する全デジタルデータの内、データ線303か られてラッチされ、更に、1走査線(ゲート線)選択期 30 ら3つ置きのデータ線30(3j)に対応するデジタル データ(データ線303についてはD03からD53) が、データレジスタ12Aからデータラッチ14Aに送 られてラッチされ、更に、1走査線 (ゲート線) 選択期 間に出力する全デジタルデータの内、データ線302か ら3つ置きのデータ線30 (3j-1) に対応するデジ タルデータ(データ線302についてはD02からD5 2) が、データラッチ14Aからデータラッチ14Bに 送られてラッチされる。

> 【0118】 更に、図8に示すように、その2番目の 40 書き込み期間において、制御回路40は、スイッチ制御 信号S2をアクティブにし、プリチャージ信号S0とス イッチ制御信号S1、S3をインアクティブ状態に維持 する。その結果、ブリチャージ回路26は、データラッ チ14Aから受けたデータ線303に対応するデジタル データの最上位ビット信号D03と極性信号POLとに 従って、データ線303を最大駆動電圧VDDと最小駆 助電圧VSSの何れかに接続し、データ線303をプリ チャージする。上述したように当該1走査線選択期間の 間は極性信号POLが非反転を示しているので、例え

> 50 ば、データ線303に対応するデジタルデータの最上位

ビット信号D02が「0」であったとき、プリチャージ 回路26のスイッチ263はデータ線303を最小駆動 電圧VSSにプリチャージする。

【0119】 一方、1番目の書き込み期間終了後、デ ータ線302は、最大駆動電圧VDDとも最小駆動電圧 VSSとも切り離され、デジタルデータをD/A変換し て得られるアナログ電圧を書き込み可能となる。

【0120】 制御回路40が、スイッチ制御信号S2 をアクティブにする一方、スイッチ制御信号 S1、S3 をインアクティブ状態に維持するので、分配回路24の 10 て、データ線303にアナログ出力階調電圧V3を書き スイッチ242が閉じ、スイッチ241、243は開状 態に維持される。従って、データ線302に対応するデ ジタルデータD02からD52が、データラッチ14B からD/A変換器16A内の対応するD/A変換回路1 6 Bに供給され、データ線302に対応するデジタルデ ータをD/A変換回路16Bが変換して得られるアナロ グ電圧V2がアナログバッファ22Aに入力され、その アナログバッファ22Aの出力が、スイッチ242を介 してデータ線302に接続され、データ線302に出力 階調電圧V1が書き込まれる。

【0121】 上述した例では、データ線302は最大 駆動電圧VSSにプリチャージされており、データ線3 02に対応するデジタルデータをD/A変換して得られ るアナログ出力階調電圧V2が、最大駆動電圧VDDと 最小駆動電圧VSSとの間の中間電圧Vm未満であるの で、アナログバッファ22Aは、最大駆動電圧VSSに プリチャージされているデータ線302から電荷を供給 して、データ線302にアナログ出力階調電圧V2を書 き込む。

【0122】 2番目の書き込み期間に続く3番目の書 30 き込み期間の間の始めに、1走査線(ゲート線)選択期 間に出力する全デジタルデータの内、データ線303か ら3つ置きのデータ線30(3j)に対応するデジタル データ(データ線303についてはD03からD53) が、データラッチ14Aからデータラッチ14Bに送ら れてラッチされる。一方、データレジスタ12Aからデ ータラッチ14Aにはデジタルデータは送られない。

【0123】 更に、図8に示すように、その3番目の 書き込み期間において、制御回路40は、スイッチ制御 信号S3をアクティブにし、プリチャージ信号S0とス イッチ制御信号S1、S2をインアクティブ状態に維持 する。その結果、スイッチ241は開状態に維持され、 スイッチ242が開き、スイッチ243が閉じる。従っ て、データ線303に対応するデジタルデータD03か らD53が、データラッチ14BからD/A変換器16 A内の対応するD/A変換回路16Bに供給され、デー タ線303に対応するデジタルデータをD/A変換回路 16 Bが変換して得られるアナログ電圧V3がアナログ バッファ22Aに入力され、そのアナログバッファ22

接続され、データ線303に出力階調電圧V3が書き込 まれる。

34

【0124】 上述した例では、データ線303は最小 駆動電圧VSSにプリチャージされており、データ線3 03に対応するデジタルデータをD/A変換して得られ るアナログ出力階調電圧V3が、最大駆動電圧VDDと 最小駆動電圧VSSとの間の中間電圧Vm未満であるの で、アナログバッファ22Aは、最小駆動電圧VSSに プリチャージされているデータ線303に電荷を供給し 込む。

【0125】 図8に示すように、次の1走査線選択期 間、行選択ドライバ(不図示)により、N番目のゲート 信号がインアクティブされ、 {N+1} 番目のゲート信 号がアクティブされ、 {N+1} 目の行選択線36が選 択的に駆動される場合にも、制御回路40により、ブリ チャージ信号S0及びスイッチ制御信号S1、S2、S 3が同様に制御される。

【0126】 以上のように、図1、図5、図6の実施 20 例と異なり、各データ線にアナログ出力階調電圧に書き 込む期間の直前の期間において、当該データ線が、その データ線に書き込むべきアナログ電圧に近い最大駆動電 圧VDDまたは最小駆動電圧VSSにプリチャージされ

【0127】 図7の変形例は、1走査線分のデジタル データを3個のブロックに分け、多数のデータ線をP個 のブロックに分けている。しかし、1 走査線分のデジタ ルデータを、3個以外のP個のブロックに分け(こと で、Pは2以上の整数)、多数のデータ線を3個以外の 複数個のブロックに分けることもできる。具体的には、 1走査線分のデジタルデータを分けた P個のブロックの 第1のブロックは、1走査線分のデジタルデータの1番 目のデジタルデータからP個毎のデジタルデータからな り、1走査線分のデジタルデータを分けたP個のブロッ クの第2のブロックは、1走査線分のデジタルデータの 2番目のデジタルデータからP個毎のデジタルデータか らなり、以下同様である。また、多数のデータ線を分け たP個のブロックの第1のブロックは、多数のデータ線 の1番目のデータ線からP個毎のデータ線からなり、P 個のブロックの第2のブロックは、2番目のデータ線か らP個毎のデータ線からなり、以下同様である。

【0128】 更に、第1のデータラッチ14Aは、P 個のブロックの各ブロックのデジタルデータを、ブロッ クごとにラッチし、第1のデータラッチ14Bは、P個 のブロックの各ブロックのデジタルデータを、ブロック ごとにラッチする。アナログバッファ群22の各アナロ グバッファは、P個の隣接するデータ線に共通して設け られ、分配回路26は、各アナログバッファの出力を受 けて、P個のデータ線の1つに択一的に分配する。 な Aの出力が、スイッチ243を介してデータ線303に 50 お、1走査線(ゲート線)選択期間は、図8に示すよう

に、4つの連続する期間に分けられるが、4つの連続す る期間は等しい時間でもよく、プリチャージのみに使用 される最初の期間を、残りの3つの期間より短くしても

【0129】 更に、図7の変形例においても、アナロ グバッファ群22の各アナログバッファを、図3に示す 駆動回路100と200との組合せから構成すれば、更 に低消費電力のデータ線駆動回路を実現することができ る。

【0130】 図5、図6及び図7の変形例において も、図1に示した実施例のように、3つのデータ線ごと に1つのアナログバッファを設けている。しかし、3以 外の複数本のデータ線ごとに1つのアナログバッファを 設けるように変更できることは、図1に示した実施例と 同様に可能であることは、当業者には明らかであろう。 そして、このような変更は、当業者であれば、上記した 説明から容易に実現できるであろう。

【0131】 図1に示した実施例並びに図5、図6及 び図7の変形例は、単一集積回路に作り込むことができ

【0132】 また、図1に示した実施例並びに図5、 図6及び図7の変形例においては、プリチャージ電圧 は、高電源電圧VDD(最大駆動電圧VDD)と低電源 電圧VSS(最小駆動電圧VSS)との2つの電圧であ ったが、プリチャージ電圧は、2つに限られるものでは なく、3以上の異なるプリチャージ電圧を用意すること も可能であることは、当業者には容易に理解できよう。 例えば、3つ又は4つのプリチャージ電圧を用意して、 その内の1つのプリチャージ電圧の択一的にデータ線を プリチャージすることも可能である。この場合、プリチ ャージ電圧の選択は、データレジスタの最上位ビット信 号と第2位以下のビット信号とから決定できることも、 当業者には容易に理解できよう。

【0133】 図1に示した実施例並びに図5、図6及 び図7の変形例においては、プリチャージ電圧は、デー タ線を駆動する階調電圧の上限電圧(すなわち、最大駆 動電圧VDD)と下限電圧(最小駆動電圧VSS)との 2つの電圧であった。しかし、プリチャージ電圧を、高 駆動電圧と低駆動電圧との2つの電圧とする場合、その 動する階調電圧の上限電圧と下限電圧に限定されない。 回路構成の簡易化だけでなく、指定される様々な階調電 圧までの充電時間および放電時間の最長時間を最短にす ることも念頭に、高駆動電圧と低駆動電圧を決定するこ ともできる。例えば、アナログバッファが等しい電流吸 い込み能力と電流吐き出し能力を有している場合、高駆 動電圧と低駆動電圧とを、階調電圧の〈上限電圧-下限 電圧)の3/4と1/4にすることもできる。また、電 流吸い込み能力が高い駆動回路と電流吐き出し能力が高 い駆動回路とを組み合わせてアナログバッファを構成す 50 36

る場合、電流吸い込み能力が高い駆動回路は、電流吸い 込み能力に比べて電流吐き出し能力が劣るだけで、電流 吐き出し能力が全くない訳でもなく、電流吐き出し能力 が高い駆動回路は、電流吐き出し能力に比べて電流吸い 込み能力が劣るだけで、電流吸い込み能力が全くない訳 でもないので、高駆動電圧と低駆動電圧とを、階調電圧 の上限電圧より僅かに低い電圧と、階調電圧の下限電圧 より僅かに高い電圧とにすることもできる。

【0134】 なお、図1に示した実施例並びに図5及 10 び図6の変形例においては、走査線を選択した後、すな わち、選択した走査線の全TFTスイッチングトランジ スタをオン状態に置いた後、プリチャージをしている。 すなわち、プリチャージされるデータ線の容量は、画素 容量を含んだものである。しかし、データ線容量が画素 容量に比べて十分に大きく、走査線選択時におけるデー タ線と画素との結合により、データ線の電位の変化が無 視できるならば、走査線選択時より前にデータ線をプリ チャージするようにしてもよい。

【0135】 図1に示した実施例並びに図5、図6及 び図7の変形例は全て、本発明によるデータ線駆動回路 をコモン反転駆動式のデータドライバにおいて実施した 例である。しかし、本発明によるデータ線駆動回路は、 他の形式の液晶表示装置のデータ線駆動回路にも同様に 適用できることは当業者には明らかであろう。極性信号 POLを階調電圧発生回路18に供給する必要がない場 合には、プリチャージ電圧は、デジタルデータの最上位 ビット信号のみより決定され、また、図3の駆動回路1 00と200の択一動作も、デジタルデータの最上位ビ ット信号のみより決定されることも、当業者には明らか 30 であろう。

【0136】図9は、アクティブマトリクス型有機EL ディスプレイの最も単純な画素構成を示す回路である。 このような画素構成を有するアクティブマトリクス型有 機ELディスプレイにも、本発明によるデータ線駆動回 路は適用できる。図9において、データ線からトランジ スタMP1を介してトランジスタMP2のゲートに階調 電圧を印加して保持することにより、階調電圧により変 調された電流が、トランジスタMP2を介して、画素を 構成する有機発光ダイオードOLEDに流れて、階調電 高駆動電圧と低駆動電圧とは、必ずしも、データ線を駆 40 圧に対応する光量で発光する(電流変調方式)。各画素 のトランジスタMP2のゲートに階調電圧を供給するデ ータ線ドライバとして、本発明によるデータ線駆動回路 が適用できる。しかし、有機ELディスプレイでは、液 晶表示装置のような極性反転は必要ない。なお、アクテ ィブマトリクス型有機ELディスプレイの基本構成は、 SID 98 DIGEST 第11から14頁、R. M. A. Dawson他の「4. 2 Design of an Improved Pixel for a Polysilicon Active-Matrix Organic LED Displ ay」に記載されているので、詳細な説明は省略する。

[0137]

【発明の効果】 上述したように、本発明によるならば、バネル表示装置のデータ線駆動回路において、バネル表示装置の多数のデータ線の内の各複数のデータ線でとに1つのアナログバッファを共通に設けることにより、アナログバッファの数を半減以下に削減することができる。アナログバッファは、動作を維持するための定常的なアイドリング電流(静消費電流)を通常必要とするが、アナログバッファの数を削減することにより、削減したアナログバッファの静消費電流分だけ、データ線駆動回路の消費電力を削減することができる。それに伴10い、所要面積も削減できる。

37

【0138】 更に、アナログバッファを、本発明者が特願平11-145768号において開示したようなデータ線駆動回路で構成した場合、アナログバッファ自体のアイドリング電流を低く抑えても高速動作が可能であるので、更に低消費電力のアナログバッファを実現することができる。

【0139】 上述したように、本発明によるならば、アナログ階調電圧を書き込む期間に時間的に重複しないプリチャージ期間は、各走査線選択期間の最初のプリチ 20ャージ期間だけであるので、各走査線選択期間内で時分割して割り当てられるプリチャージ期間も各書き込む期間を十分長く確保できる。

【図面の簡単な説明】

【図1】 本発明によるデータ線駆動回路を実施したコモン反転駆動式のデータドライバの構成を示すブロック図である。

【図2】 図1に示すデータ線駆動回路の動作を図解するタイミングチャートである。

【図3】 特願平11-145768号に開示されてい*30

* る駆動回路に基づいて構成されたアナログバッファとブリチャーシ回路の回路図である。

【図4】 図3の回路の動作を図解するタイミング図である。

【図5】 図1の実施例の変形例を示すブロック図である

【図6】 図1の実施例の別の変形例を示すブロック図である。

【図7】 図1の実施例の更に異なる変形例を示すブロック図である。

【図8】 図7に示すデータ線駆動回路の動作を図解するタイミングチャートである。

【図9】 アクティブマトリクス型有機ELディスプレイの最も単純な画素構成を示す回路である。

【符号の説明】

10、10A シフトレジスタ

12、12A データレジスタ

14、14A、14B データラッチ

16、16A D/A変換器

18 階調電圧発生回路

20 選択回路

22 アナログバッファ群

22A アナログバッファ

24 分配回路

26 プリチャージ回路

28 TFTアレイ


301~30K データ線

40 制御回路


50 フレームメモリ

【図2】

[図9]




~22A アナログパッファ




【図4】


```
1 走査線選択期間
           P 第1書き込み期間 第2書き込み期間 第3書き込み期間 P 第1書き込み期間
                                           t10 t11 t12 t13
                       t4 t5 t6
                                 t7 t8 t9
                                            Jオン/オフ
261のスイッチ112 オフ
261のスイッチ212 オン
262のスイッチ112 オン
                                            オンオフ
262のスイッチ212 <u>オフ</u>
263のスイッチ112 オン
263のスイッチ212 <u>オフ</u>
                                            オンオフ
   スイッチ111 オフ
                       オン オフ オン オフ
                                              」オンL
スイッチ121、122 オフ
                                オクオン
スイッチ123、124 オフ
                            オン オフ オン
   スイッチ211 オフォン
スイッチ221、222 オフ オン オン オフ
スイッチ223、224 <u>オフ</u> オン オフ
```








【図8】



【図7】



フロントページの続き

 (51)Int.Cl.'
 識別記号
 F I
 テーーマコード(参考)

 G 0 9 G
 3/30
 K

 H 0 4 N
 5/66
 1 0 2
 H 0 4 N
 5/66
 1 0 2 B

F ターム(参考) 2H093 NC03 NC22 NC24 NC26 NC34 ND06 ND39 SC006 AA16 AC21 AF83 BB16 BC12 BF24 BF26 BF34 FA47 SC058 AA05 AA06 AA12 BA02 BA03 BA26 BB05 SC080 AA06 AA10 BB05 D026 EE29 FF11 CG11 JJ02 JJ03 JJ04